4.6 Mb

Transcript

本ドキュメントはCypress (サイプレス) 製品に関する情報が記載されております。 S6E2C1-E シリーズ 32-bit ARM® Cortex®-M4F based Microcontroller S6E2C10H2A/S6E2C10J2A/S6E2C10L2A Data Sheet (Full Production) Notice to Readers: 本書には、弊社製品に関する最新の技術仕様が記載されています。Spansion Inc.は、 本製品の量産体制に入っており、本書の次のバージョンでは大きな変更はない見込みです。ただし、 誤字や仕様の訂正、あるいは提供中の有効な組み合わせに関する変更が生じる可能性はあります。 Publication Number S6E2C1-E_DS709-00045 CONFIDENTIAL Revision 1.0 Issue Date March 20, 2015 D a t a S h e e t データシートの呼称に関するお知らせ Spansion Inc.では、開発, 認定, 初期生産, 量産といった製品のライフサイクルを通してお客様に製品情報 や本来の仕様をお知らせすることを目的に、Advance Information あるいは Preliminary という呼称のデータ シートを公開しております。ただし、いずれの場合においても、まずは最新の情報を入手していることを 確認した上で設計を完成させてください。Spansion データシートの呼称は以下の通りです。ぞれぞれの内 容についてご確認をお願いします。 Advance Information Advance Information という呼称は、Spansion Inc.が 1 つ以上の特定の製品を開発中であるが、まだ生産を開 始していないことを意味しています。この呼称が付いた文書に記載されている情報は変更されることがあ り、場合によっては、製品の開発が中止となることもあります。したがって、Spansion Inc.は、Advance Information に以下の条件を記載しています。 「本書には、Spansion Inc.が現在開発中の 1 つ以上の製品に関する情報が記載されており、お客様が 本製品を評価するのに役立てていただくことを目的としています。本製品を使用して設計される際 にはあらかじめ弊社までご連絡ください。Spansion Inc.は本製品に関する作業を予告なしに変更また は中止する権利を留保します。 」 Preliminary Preliminary という呼称は、製品開発が進み、製造契約が発生したことを意味しています。この呼称は、製 品認定, 初期生産、それに続く、量産に至る前の製造工程における後続フェーズなど、製品のライフサイ クルのいくつかの側面を網羅するものです。Preliminary のデータシートに記載されている技術仕様は、製 造に関するこれらの側面を検討し、変更されることがあります。Spansion Inc.は、Preliminary に以下の条件 を記載しています。 「本書には、弊社製品に関する、最新の技術仕様が記載されています。Preliminary とは、製品認定 が完了し、初期生産を開始した状態であることを意味しています。効率および品質の維持が必要と なる生産工程のフェーズを経た結果、技術仕様に変更がある場合は、本書の次のバージョンまたは 修正版において改訂が行われることがあります。 」 呼称の組み合わせ データシートの中には、各種呼称 (Advance Information, Preliminary, Full Production) の製品の組み合わせで 記載されているものがあります。このようなデータシートでは、必要に応じて、必ずこれらの製品やそれ ぞれの呼称を分かるように記載しています。通常は、先頭ページ, オーダ情報のページ, 電気的特性表と交 流消去およびプログラム表 (表の注釈内) を記載したページで分かります。先頭ページの免責事項で本通 知について言及しています。 Full Production (呼称なし) 製品の生産開始後一定期間が経過し、わずかな変更のみで変更の必要がほぼない状態になると、Preliminary の呼称はデータシートから削除されます。わずかな変更としては、速度オプション、動作温度範囲、パッ ケージタイプ、VIO 電圧範囲の追加や削除など、入手可能な部品番号の注文数に影響を及ぼすものが挙げ られます。変更とは、説明を分かりやすく書き替えたり、誤字や誤った仕様を訂正したりする必要のある ものです。Spansion Inc.は、この種の文書に以下の条件を適用しています。 「本書には、弊社製品に関する最新の技術仕様が記載されています。Spansion Inc.は、本製品の量産 体制に入っており、本書の次のバージョンでは大きな変更はない見込みです。ただし、誤字や仕様 の訂正、あるいは提供中の有効な組み合わせに関する変更が生じる可能性はあります。 」 これらのデータシートの呼称に関してご不明な点がございましたら、最寄りの営業所までお問い合わせく ださい。 2 CONFIDENTIAL S6E2C1-E_DS709-00045-1v0-J, March 20, 2015 S6E2C1-E シリーズ 32-bit ARM® Cortex®-M4F based Microcontroller S6E2C10H2A/S6E2C10J2A/S6E2C10L2A Data Sheet (Full Production) 1. 概要 S6E2C1-E シリーズは、高速処理と低コストを求める組込み制御用途向けに設計された、高集積 32 ビット マイクロコントローラです。 本シリーズは、CPU に ARM Cortex-M4F プロセッサを搭載し、周辺機能として、モータ制御用タイマ、A/D コンバータ、各種通信インタフェース(UART, CSIO, I2C, LIN)などにより構成されます。 32 ビット CPU がアクセスする広大なアドレス空間をサポートするために、外部バスアクセスが基本と なっていますが、CPU の命令実行/データアクセス高速化のために大容量の SRAM を内蔵しています。 『FM4 ファミリ ペリフェラルマニュアル 本編(MN709-00001)』において、このデータシートに記載されて いる製品は、TYPE3-M4 製品に分類されます。 ＜注意事項＞ − ARM and Cortex are the registered trademarks of ARM Limited in the EU and other countries. Publication Number S6E2C1-E_DS709-00045 Revision 1.0 Issue Date March 20, 2015 本書には、弊社製品に関する最新の技術仕様が記載されています。Spansion Inc.は、本製品の量産体制に入っており、本書の次のバージョンでは大きな変更はない見込み です。ただし、誤字や仕様の訂正、あるいは提供中の有効な組み合わせに関する変更が生じる可能性はあります。 CONFIDENTIAL D a t a S h e e t Table of Contents 1. 2. 3. 4. 5. 6. 7. 8. 9. 10. 11. 12. 13. 14. 4 CONFIDENTIAL 概要 ................................................................................................................................................ 3 特長 ................................................................................................................................................ 6 品種構成 ....................................................................................................................................... 13 パッケージと品種対応.................................................................................................................. 15 端子配列図 ................................................................................................................................... 16 端子機能一覧 ................................................................................................................................ 20 入出力回路形式 ............................................................................................................................ 71 取扱上のご注意 ............................................................................................................................ 79 8.1 設計上の注意事項.............................................................................................................. 79 8.2 パッケージ実装上の注意事項 ............................................................................................ 80 8.3 使用環境に関する注意事項 ............................................................................................... 82 デバイス使用上の注意 .................................................................................................................. 83 ブロックダイヤグラム .................................................................................................................. 86 メモリサイズ ................................................................................................................................ 87 メモリマップ ................................................................................................................................ 87 各 CPU ステートにおける端子状態.............................................................................................. 92 電気的特性 ................................................................................................................................... 98 14.1 絶対最大定格 ..................................................................................................................... 98 14.2 推奨動作条件 ................................................................................................................... 100 14.3 直流規格 ....................................................................................................................... 103 14.3.1 電流規格 ......................................................................................................... 103 14.3.2 端子特性 .......................................................................................................... 110 14.4 交流規格 ....................................................................................................................... 112 14.4.1 メインクロック入力規格 ................................................................................. 112 14.4.2 サブクロック入力規格..................................................................................... 113 14.4.3 内蔵 CR 発振規格 ............................................................................................ 113 14.4.4 メイン PLL の使用条件(PLL の入力クロックにメインクロックを使用).......... 114 2 14.4.5 I S 用 PLL の使用条件（PLL の入力クロックにメインクロックを使用） ...... 114 14.4.6 メイン PLL の使用条件(メイン PLL の入力クロックに内蔵高速 CR クロックを 使用) ................................................................................................................ 115 14.4.7 リセット入力規格 ............................................................................................ 115 14.4.8 パワーオンリセットタイミング ...................................................................... 116 14.4.9 GPIO 出力規格 ................................................................................................ 116 14.4.10 外バスタイミング ............................................................................................ 117 14.4.11 ベースタイマ入力タイミング ......................................................................... 128 14.4.12 CSIO タイミング ............................................................................................ 129 14.4.13 外部入力タイミング ....................................................................................... 162 14.4.14 クアッドカウンタ タイミング ....................................................................... 163 2 14.4.15 I C タイミング................................................................................................ 165 14.4.16 SD カードインタフェースタイミング ............................................................ 167 14.4.17 ETM タイミング ............................................................................................ 169 14.4.18 JTAG タイミング............................................................................................ 170 2 14.4.19 I S タイミング ............................................................................................... 171 14.4.20 High-Speed Quad SPI タイミング ................................................................ 176 14.5 12 ビット A/D コンバータ ............................................................................................... 178 14.6 12 ビット D/A コンバータ ............................................................................................... 181 14.7 低電圧検出特性 ............................................................................................................... 182 14.7.1 低電圧検出リセット ....................................................................................... 182 14.7.2 低電圧検出割込み ........................................................................................... 182 14.8 スタンバイ復帰時間 ........................................................................................................ 183 14.8.1 復帰要因：割込み/WKUP ............................................................................... 183 S6E2C1-E_DS709-00045-1v0-J, March 20, 2015 D a t a S h e e t 14.8.2 復帰要因：リセット ....................................................................................... 185 15. オーダ型格 ................................................................................................................................. 187 16. パッケージ・外形寸法図 ............................................................................................................ 188 17. 主な変更内容 .............................................................................................................................. 192 March 20, 2015, S6E2C1-E_DS709-00045-1v0-J CONFIDENTIAL 5 D a t a S h e e t 2. 特長 32 ビット ARM Cortex-M4F コア  プロセッサ版数: r0p1  最大動作周波数: 200 MHz  FPU 搭載  DSP 命令対応  メモリ保護ユニット(MPU)：組込みシステムの信頼性を向上させます。  ネスト型ベクタ割込みコントローラ(NVIC) : 1 チャネルの NMI (ノンマスカブル割込み)と 128 チャネルの周辺割込みに対応。16 の割込み優先度レベルを設定できます。  24 ビットシステムタイマ(Sys Tick): OS タスク管理用のシステムタイマです。 オンチップメモリ  フラッシュメモリ 本シリーズは、フラッシュメモリを搭載していません。  SRAM 本シリーズのオンチップ SRAM は、3 つの独立した SRAM(SRAM0,SRAM1,SRAM2)により構成されます。 SRAM0 は、Cortex-M4F コアの I-Code バス, D-Code バスに接続します。SRAM1,SRAM2 は、 Cortex-M4F コアの System バスに接続します。 − SRAM0: 192 K バイト − SRAM1: 32 K バイト − SRAM2: 32 K バイト 外部バスインタフェース  SRAM, NOR と NAND フラッシュおよび SDRAM デバイスに対応  最大 9 チップセレクト CS0～CS8 (CS8 は SDRAM 専用)  8/16/32 ビットデータ幅  最大 25 ビットのアドレスビット  アドレス/データマルチプレクスをサポート  外部 RDY 機能をサポート  スクランブル機能サポート − 外部領域 0x6000_0000～0xDFFF_FFFF の領域を 4 M バイト単位でスクランブルの有効/無効を設定可 能 − スクランブルキーを 2 種類設定可能 ＜注意事項＞ − 本機能を使用するためには、専用のソフトウェアライブラリが必要です。 6 CONFIDENTIAL S6E2C1-E_DS709-00045-1v0-J, March 20, 2015 D a t a S h e e t マルチファンクションシリアルインタフェース(最大 16 チャネル)  ch.0～ch7 に 64 バイト FIFO を搭載 (FIFO 段数は通信モード・ビット長の設定により可変)  チャネルごとに動作モードを次の中から選択できます。 − UART − CSIO − LIN − I2C  UART − 全二重ダブルバッファ − パリティあり/なし選択可能 − 専用ボーレートジェネレータ内蔵 − 外部クロックをシリアルクロックとして使用可能 − 豊富なエラー検出機能(パリティエラー、フレーミングエラー、オーバランエラー)  CSIO − 全二重ダブルバッファ − 専用ボーレートジェネレータ内蔵 − オーバランエラー検出機能 − シリアルチップセレクト機能(ch.6 と ch.7 のみ) − 高速 SPI 対応(ch.4,ch.6 のみ) − データ長: 5～16 ビット  LIN − LIN プロトコル Rev.2.1 対応 − 全二重ダブルバッファ − マスタ/スレーブモードに対応 − LIN break field 生成(13 ビット～16 ビット長に変更可能) − LIN break デリミタ生成(1 ビット～4 ビット長に変更可能) − 豊富なエラー検出機能(パリティエラー, フレーミングエラー, オーバランエラー)  I2C − Standard-mode(最大 100kbps)/Fast-mode(最大 400 kbps)に対応 − Fast-mode plus(Fm+)(最大 1000 kbps, ch 3 = ch A, ch 7 = ch B のみ)に対応 DMA コントローラ(8 チャネル) DMA コントローラは、CPU とは独立した DMA 専用バスを持ち、CPU と並列動作できます。        8 つを独自に構成かつ動作可能なチャネル ソフトウェア要求または内蔵周辺機能要求による転送開始可能 転送アドレス空間: 32 ビット(4G バイト) 転送モード: ブロック転送/ バースト転送/ デマンド転送 転送データタイプ: バイト/ ハーフワード/ ワード 転送ブロック数: 1～16 転送回数: 1～65536 DSTC(Descriptor System data Transfer Controller)(256 チャネル) DSTC は、CPU を介さずにデータを高速に転送できます。Descriptor システム方式を採用しており、あらか じめメモリ上に構築された Descriptor の指定内容に従って、メモリ/Peripheral デバイスに直接アクセスを行 い、データ転送動作を実行できます。  ソフトウェア起動, ハードウェア起動, Chain 起動機能サポート March 20, 2015, S6E2C1-E_DS709-00045-1v0-J CONFIDENTIAL 7 D a t a S h e e t A/D コンバータ(最大 32 チャネル)  12 ビット A/D コンバータ − 逐次比較型 − 3 ユニット搭載 − 変換時間: 0.5 μs @ 5 V − 優先変換可能(2 レベルの優先度) − スキャン変換モード − 変換データ格納用 FIFO 搭載(スキャン変換用: 16 段, 優先変換用: 4 段) D/A コンバータ(最大 2 チャネル)  R-2R 型  12 ビット分解能 ベースタイマ(最大 16 チャネル) チャネルごとに動作モードを次の中から選択できます。     16 ビット PWM タイマ 16 ビット PPG タイマ 16/32 ビットリロードタイマ 16/32 ビット PWC タイマ 汎用 I/O ポート 本シリーズは、端子が外部バスまたは周辺機能に使用されていない場合、汎用 I/O ポートとして使用できま す。また、どの I/O ポートに周辺機能を割り当てるかを設定できるポートリロケート機能を搭載しています。      端子ごとにプルアップ制御可能 端子レベルを直接読出し可能 ポートリロケート機能 最大 120 本の高速汎用 I/O ポート@144 pin Package 一部のポートは、5 V トレラントに対応 該当する端子については「6. 端子機能一覧｣と｢7. 入出力回路形式｣を参照してください。 多機能タイマ(最大 3 ユニット) 多機能タイマは、次のブロックで構成されます。 最小分解能: 5.00 ns       16 ビットフリーランタイマ×3 チャネル/ユニット インプットキャプチャ×4 チャネル/ユニット アウトプットコンペア×6 チャネル/ユニット A/D 起動コンペア×6 チャネル/ユニット 波形ジェネレータ×3 チャネル/ユニット 16 ビット PPG タイマ×3 チャネル/ユニット モータ制御を実現するために次の機能を用意しています。       8 CONFIDENTIAL PWM 信号出力機能 DC チョッパ波形出力機能 デッドタイマ機能 インプットキャプチャ機能 ADC 起動機能 DTIF(モータ緊急停止)割込み機能 S6E2C1-E_DS709-00045-1v0-J, March 20, 2015 D a t a S h e e t リアルタイムクロック(RTC : Real Time Clock) 01 年～99 年までの年/月/日/時/分/秒/曜日のカウントを行います。     日時指定(年/月/日/時/分/秒/曜日)での割込み機能, 年/月/日/時/分だけの個別設定も可能 設定時間後/設定時間ごとのタイマ割込み機能 カウントを継続して時刻書換え可能 うるう年の自動カウント クアッドカウンタ(QPRC : Quadrature Position/Revolution Counter)(最大 4 チャネル) クアッドカウンタ(QPRC)は、ポジションエンコーダの位置を測定するために使います。また、設定により アップダウンカウンタとしても使用できます。     3 つの外部イベント入力端子 AIN, BIN, ZIN の検出エッジを設定可能 16 ビット位置カウンタ 16 ビット回転カウンタ 2 つの 16 ビットコンペアレジスタ デュアルタイマ(32/16 ビットダウンカウンタ) デュアルタイマは、2 つのプログラム可能な 32/16 ビットダウンカウンタで構成されます。各タイマチャネ ルの動作モードを次の中から選択できます。  フリーランモード  周期モード(=リロードモード)  ワンショットモード 時計カウンタ 時計カウンタは低消費電力モードからウェイクアップします。クロックソースをメインクロック、サブク ロック、内蔵高速 CR クロックまたは内蔵低速 CR クロックから選択可能です。 インターバルタイマ: 最長 64s (サブクロック: 32.768 kHz) 外部割込み制御ユニット  外部割込み入力端子: 最大 32 本  ノンマスカブル割込み(NMI)入力端子: 1 本 ウォッチドッグタイマ(2 チャネル) ウォッチドッグタイマは、タイムアウト値に達すると割込みまたはリセットを発生します。 本シリーズには、"ハードウェア"ウォッチドッグ"と"ソフトウェア"ウォッチドッグ"の 2 つの異なるウォッ チドッグがあります。 "ハードウェア"ウォッチドッグタイマ"は内蔵低速 CR 発振で動作するため、RTC モード、ストップモード 以外のすべての低消費電力モードで動作します。 March 20, 2015, S6E2C1-E_DS709-00045-1v0-J CONFIDENTIAL 9 D a t a S h e e t CRC(Cyclic Redundancy Check)アクセラレータ CRC アクセラレータは、ソフト処理負荷の高い CRC 計算を行い、受信データおよびストレージの整合性確 認処理負荷の軽減を実現します。 CCITT CRC16 と IEEE-802.3 CRC32 をサポートします。  CCITT CRC16 Generator Polynomial: 0x1021  IEEE-802.3 CRC32 Generator Polynomial: 0x04C11DB7 PRGCRC(Programmable Cyclic Redundancy Check)アクセラレータ プログラマブル CRC アクセラレータは、ソフト処理負荷の高い CRC 計算を行い、受信データおよびスト レージの整合性確認処理負荷の軽減を実現します。 CCITT CRC16 と IEEE-802.3 CRC32 に加え、生成多項式をサポートします。  CCITT CRC16 Generator Polynomial: 0x1021  IEEE-802.3 CRC32 Generator Polynomial: 0x04C11DB7  生成多項式 SD カードインタフェース 下記規格に準拠した SD カードが使用できます。     Part 1 Physical Layer Specification version 3.01 Part E1 SDIO Specification version 3.00 Part A2 SD Host Controller Standard Specification version 3.00 1 ビットまたは４ビットのデータバス幅 2 I S(Inter-IC Sound Bus)インタフェース (送信 1 チャネル、受信 1 チャネル)  3 種類の転送プロトコル − I2S − Left Justified − DSP mode      10 CONFIDENTIAL マスタ・スレーブ動作選択可能 送信のみ、受信のみ、送受信同時動作を設定可能 ワード長は 7 ビットから 32 ビットまで設定可能 送受信用 FIFO を搭載(送信用 66 word x 32 bit, 受信用 66 word x 32 bit) DMA、割込み、ポーリングによるシステムメモリへのデータ転送が可能 S6E2C1-E_DS709-00045-1v0-J, March 20, 2015 D a t a S h e e t Hi-Speed Quad SPI SPI デバイスが使用できます。  SDR(Single Data Rate)  シングルビット、デュアルビット、クアッドビットに対応  ダイレクトモードとコマンドシーケンサモードを搭載 − ダイレクトモード: 送信 FIFO/受信 FIFO(最大 16word x 32bit)を使用したアクセス − コマンドシーケンサモード: 外部デバイス領域のアドレスに割りつけて自動的にアクセス クロック/リセット  クロック 5 種類のクロックソース(2 種類の外部発振、2 種類の内蔵 CR 発振、メイン PLL)から選択できます。 − − − − − メインクロック: サブクロック: 内蔵高速 CR クロック: 内蔵低速 CR クロック: メイン PLL クロック 4 MHz～48 MHz 32.768 kHz 4 MHz 100 kHz  リセット − INITX 端子からのリセット要求 − 電源投入リセット − ソフトウェアリセット − ウォッチドッグタイマリセット − 低電圧検出リセット − クロックスーパバイザリセット クロック監視機能(CSV : Clock Supervisor) 内蔵 CR 発振による生成クロックを用いて外部クロックの異常を監視します。  外部クロック異常(クロック停止)が検出されると、リセットがアサートされます。  外部周波数異常が検出されると、割込みまたはリセットがアサートされます。 低電圧検出機能(LVD : Low-voltage Detection) 本シリーズは、 2 段階で VCC 端子の電圧を監視します。 設定した電圧より VCC 端子の電圧が下がった場合、 低電圧検出機能により割込みまたはリセットが発生します。  LVD1: 割込みによりエラーを報告  LVD2: オートリセット動作 低消費電力モード 6 種類の低消費電力モードに対応します。       スリープ タイマ RTC ストップ ディープスタンバイ RTC(RAM 保持あり・なし選択可能) ディープスタンバイストップ(RAM 保持あり・なし選択可能) March 20, 2015, S6E2C1-E_DS709-00045-1v0-J CONFIDENTIAL 11 D a t a S h e e t 周辺クロック停止機能 システム動作で使用しない周辺機能はその動作クロックを停止させることで、システム全体の消費電流を低 減します。 VBAT RTC(カレンダ回路)/32 kHz 発振回路に独立した電源を供給することで、RTC 動作時の消費電力を低減でき ます。VBAT には以下の回路が含まれます。      RTC 32 kHz 発振回路 パワーオン回路 バックアップレジスタ: 32 バイト ポート回路 暗号アシスト機能 暗号アシスト機能として以下を搭載しています。 本機能を使用するためには、専用のミドルウェアが必要です。  PKA（公開鍵アクセラレータ） − RSA 公開鍵暗号等で使用されるべき乗剰余演算の演算アクセラレータです。 − 対応可能ビット長値：最大 2048 ビット  AES 演算器 − AES (Advanced Encryption Standard)演算器は、FIPS 197 に準拠した AES 共通鍵暗号の演算アクセラ レータです。 − 対応可能鍵長:128/192/256 ビット − CBC モード/ECB モードに対応可能  SHA-256 演算器 − SHA-256 演算器は、FIPS180-2 に準拠した SHA-256 ハッシュ関数の演算アクセラレータです。  外部バスデータスクランブル 外部バスインタフェースの入出力データスクランブルを行えます。 デバッグ  シリアル・ワイヤデバッグ・ポート (SWJ-DP)  エンベデッド・トレース・マクロセル(ETM) ユニーク ID 41 ビットのデバイス固有の値を設定済み 電源  2 種類の電源 12 CONFIDENTIAL  ワイドレンジ電圧対応: VCC = 2.7 V～5.5 V  VBAT 用電源: VBAT = 1.65 V～5.5 V S6E2C1-E_DS709-00045-1v0-J, March 20, 2015 D a t a S h e e t 3. 品種構成 メモリサイズ 品種名 S6E2C10H/J/L オンチップフラッシュメモリ - オンチップ SRAM 256 K バイト SRAM0 192 K バイト SRAM1 32 K バイト SRAM2 32 K バイト ファンクション 品種名 S6E2C10H2A 端子数 144 S6E2C10J2A S6E2C10L2A 176/192 216 Cortex-M4F, MPU, NVIC 128ch. CPU 周波数 200 MHz 電源電圧範囲 2.7 V～5.5 V DMAC 8ch. DSTC 256ch. 外部バスインタフェース Addr:25-bit (最大), Addr:25-bit (最大), Addr:25-bit (最大), Data: 8-/16-bit CS:9 (最大), Data: 8-/16-bit CS:9 (最大), Data: 8-/16-/32-bit CS:9 (最大), SRAM, NOR フラッシュ NAND フラッシュ SRAM, NOR フラッシュ, NAND フラッシュ SDRAM SRAM, NOR フラッシュ, マルチファンクションシリアル ベースタイマ 16ch. (最大) (PWC/リロードタイマ/PWM/PPG) A/D 起動コンペア 6ch. インプットキャプチャ 4ch. フリーランタイマ 3ch. アウトプットコンペア 6ch. 波形ジェネレータ 3ch. PPG 3ch. 3 units (最大) SD カードインタフェース 2 1 unit IS - Hi-Speed Quad SPI - クアッドカウンタ 1 unit 1 unit 4ch. (最大) デュアルタイマ 1 unit リアルタイムクロック 1 unit 時計カウンタ 1 unit CRC アクセラレータ Yes(Fixed, Programmable) ウォッチドッグタイマ 1ch. (SW) + 1ch. (HW) 外部割込み 32 pin (最大)+ NMI × 1 I/O ポート 120 pin (最大) 12 ビット A/D コンバータ 24ch. (3 units) 12 ビット D/A コンバータ 152 pin (最大) 2 units (最大) Yes 低電圧検出機能(LVD) 2ch. CONFIDENTIAL 190 pin (最大) 32ch. (3 units) クロック監視機能(CSV) March 20, 2015, S6E2C1-E_DS709-00045-1v0-J SDRAM 16ch. (最大) ch.0～ch.7: FIFO, ch.8～ch.15: NoFIFO (UART/CSIO/LIN/I2C) 多 機 能 タ イ マ NAND フラッシュ, 13 D a t a S h e e t 品種名 内蔵(CR) デバッグ機能 S6E2C10H2A S6E2C10J2A 高速 4 MHz (標準) 低速 100 kHz (標準) S6E2C10L2A SWJ-DP/ETM ユニーク ID Yes 暗号アシスト機能 Yes ＜注意事項＞ 各製品に搭載される周辺機能の信号は、パッケージの端子数制限により、すべて割り当てることは − できません。ご使用になる機能に応じて、I/O ポートのポートリロケート機能を用いて、端子を割 り当ててください。 − 内蔵 CR のクロック周波数精度については、「14.4.3 内蔵 CR 発振規格」を参照してください。 14 CONFIDENTIAL S6E2C1-E_DS709-00045-1v0-J, March 20, 2015 D a t a S h e e t 4. パッケージと品種対応 品種名 パッケージ S6E2C10H2A S6E2C10J2A S6E2C10L2A LQFP: FPT-144P-M08 (0.5 mm pitch)  LQFP: FPT-176P-M07 (0.5 mm pitch) -  BGA: LBE192 (0.8 mm pitch) -  - LQFP: FPT-216P-M01 (0.4 mm pitch) - -  - - : 使用可能 ＜注意事項＞ − 各パッケージの詳細は「16. パッケージ・外形寸法図」を参照してください。 March 20, 2015, S6E2C1-E_DS709-00045-1v0-J CONFIDENTIAL 15 D a t a S h e e t 5. 端子配列図 FPT-144P-M08 VCC VSS P81 P80 VCC P60/SIN4_0/INT31_0/WKUP3 P61/SOT4_0/MALE_0/RTCCO_0/SUBOUT_0 P62/SCK4_0/MWEX_0 P63/ADTG_3/RTS4_0/INT30_0/MOEX_0 P6E/ADTG_5/SCK4_1/IC23_1/INT29_0 PD2/CTS4_1/FRCK2_1 PD1/INT31_1 PD0/INT30_1 PCF/RTS4_1/INT12_0 PCE/SIN4_1/INT15_0 PCD/SOT4_1/INT14_0 PCC PCB/INT28_0 VSS VCC PCA/TIOA15_0 PC9/TIOB15_0 PC8 PC7/INT13_0/CROUT_1 PC6/TIOA14_0 PC5/TIOB14_0 PC4/TIOA7_0 PC3/TIOB7_0 PC2/TIOA6_0 PC1/TIOB6_0 PC0 P04/TDO/SWO P03/TMS/SWDIO P02/TDI P01/TCK/SWCLK P00/TRSTX VCC 144 143 142 141 140 139 138 137 136 135 134 133 132 131 130 129 128 127 126 125 124 123 122 121 120 119 118 117 116 115 114 113 112 111 110 109 (TOP VIEW) 1 108 VSS PA0/RTO20_0/TIOA8_0/AIN2_0/INT00_0/MADATA00_0 2 107 P83 PA1/RTO21_0/TIOA9_0/BIN2_0/MADATA01_0 3 106 P82 PA2/RTO22_0/TIOA10_0/ZIN2_0/MADATA02_0 4 105 VCC PA3/RTO23_0/TIOA11_0/MADATA03_0 5 104 P20/NMIX/WKUP0 PA4/RTO24_0/TIOA12_0/MADATA04_0 6 103 P21/ADTG_4/SIN0_0/INT27_0/CROUT_0 PA5/SIN1_0/RTO25_0/TIOA13_0/INT01_0/MADATA05_0 7 102 P22/AN31/SOT0_0/INT26_0 PA6/SOT1_0/DTTI2X_0/MADATA06_0 8 101 P23/AN30/SCK0_0/TIOB13_1 PA7/SCK1_0/IC20_0/MADATA07_0 9 100 P24/AN29/TIOA13_1/MAD18_0 PA8/SIN7_0/IC21_0/INT02_0/WKUP1/MADATA08_0 10 99 P25/AN28/INT25_0/MAD17_0 PA9/SOT7_0/IC22_0/MADATA09_0 11 98 P26/MAD16_0 PAA/SCK7_0/IC23_0/MADATA10_0 12 97 P27/AN27/SIN5_0/INT24_0/MAD15_0 PAB/SCS70_0/FRCK2_0/INT03_0/MADATA11_0 13 96 P28/AN26/SOT5_0/MAD14_0 PAC/SCS71_0/TIOB8_0/AIN3_0/MADATA12_0 14 95 P29/AN25/SCK5_0/MAD13_0 PAD/SCK3_0/TIOB9_0/BIN3_0/MADATA13_0 15 94 P2A/AN24/CTS5_0/MAD12_0 PAE/ADTG_0/SOT3_0/TIOB10_0/ZIN3_0/MADATA14_0 16 93 P1F/AN15/RTS5_0/TIOB8_1/INT27_1/MAD11_0 PAF/SIN3_0/TIOB11_0/INT16_0/MADATA15_0 17 92 P1E/AN14/TIOA8_1/INT26_1/MAD10_0 P08/SIN14_0/TIOB12_0/INT17_0/MDQM0_0 18 91 P1D/AN13/SCK12_0/TIOB5_2/TRACED3 P09/SOT14_0/TIOB13_0/INT18_0/MDQM1_0 19 90 P1C/AN12/SOT12_0/TIOA5_2/TRACED2 P0A/ADTG_1/SCK14_0/AIN2_1/MCLKOUT_0 20 89 P1B/AN11/SIN12_0/TIOB4_2/INT11_0/TRACED1 LQFP - 144 62 63 64 65 66 67 68 69 70 71 72 P79/SOT6_0/IC11_0/MAD08_0 P7A/SCK6_0/IC12_0/MAD09_0 P7B/DA1/SCS60_0/IC13_0/INT22_0 P7C/DA0/SCS61_0/INT04_1 PE0/MD1 MD0 PE2/X0 PE3/X1 VSS 61 P76/SOT8_0/TIOB4_0/BIN1_0/MAD05_0 P78/SIN6_0/IC10_0/INT21_0/MAD07_0 60 P77/SCK8_0/TIOB5_0/ZIN1_0/MAD06_0 59 VCC P74/SCK9_0/TIOB2_0/MAD03_0 73 P75/SIN8_0/TIOB3_0/AIN1_0/INT20_0/MAD04_0 36 58 AVCC VSS 57 74 P73/SOT9_0/TIOB1_0/MAD02_0 35 56 AVSS P3E/SCK13_0/RTO05_0/TIOA5_1/MAD19_0/MNREX_0 P71/SOT1_1/MAD00_0 75 P72/SIN9_0/TIOB0_0/INT07_0/MAD01_0 34 55 AVRL P3D/SOT13_0/RTO04_0/TIOA4_1/MAD20_0/MNWEX_0 54 76 P70/ADTG_8/SIN1_1/INT06_0/MRDY_0 33 P49/VWAKEUP AVRH P3C/SIN13_0/RTO03_0/TIOA3_1/INT19_1/MAD21_0/MNCLE_0 53 77 P48/VREGCTL 32 52 P10/AN00/SIN10_0/TIOA0_2/AIN0_2/INT08_0 P3B/SCK2_1/RTO02_0/TIOA2_1/ZIN3_1/INT18_1/MAD22_0/MNALE_0 51 78 VBAT 31 P47/X1A P11/AN01/SOT10_0/TIOB0_2/BIN0_2 P3A/SOT2_1/RTO01_0/TIOA1_1/BIN3_1/INT17_1/MAD23_0 50 79 P46/X0A 30 49 P12/AN02/SCK10_0/TIOA1_2/ZIN0_2 P39/SIN2_1/RTO00_0/TIOA0_1/AIN3_1/INT16_1/S_CD_0/MAD24_0 48 80 INITX 29 P7E/ADTG_7/FRCK1_0/MCSX0_0 P13/AN03/SIN6_1/INT25_1 P38/ADTG_2/DTTI0X_0/S_WP_0 47 81 P7D/SCK1_1/DTTI1X_0/INT05_0/WKUP2/MCSX1_0 28 46 P14/AN04/SOT6_1 P37/IC00_0/INT03_1/S_DATA2_0 45 82 VSS 27 VCC P15/AN05/SIN11_0/TIOB1_2/AIN1_2/INT09_0 P36/IC01_0/INT02_1/S_DATA3_0 44 83 C 26 43 P16/AN06/SOT11_0/TIOA2_2/BIN1_2 P35/IC02_0/INT01_1/S_CMD_0 42 84 P45/SCK15_0/RTO15_0/TIOA5_0/MCSX2_0 25 P44/SOT15_0/RTO14_0/TIOA4_0/MCSX3_0 P17/AN07/SCK11_0/TIOB2_2/ZIN1_2 VSS 41 85 P43/SIN15_0/RTO13_0/TIOA3_0/INT04_0/MCSX4_0 24 40 P18/AN08/SIN2_0/TIOA3_2/INT10_0 VCC 39 86 P42/SCK3_1/RTO12_0/TIOA2_0/ZIN0_0/MCSX5_0 23 P41/SOT3_1/RTO11_0/TIOA1_0/BIN0_0/MCSX6_0 P19/AN09/SOT2_0/TIOB3_2/INT24_1/TRACECLK P34/IC03_0/INT00_1/S_CLK_0 38 P1A/AN10/SCK2_0/TIOA4_2/TRACED0 87 37 88 22 VCC 21 P40/SIN3_1/RTO10_0/TIOA0_0/AIN0_0/INT23_0/MCSX7_0 P32/BIN2_1/INT19_0/S_DATA1_0 P33/FRCK0_0/ZIN2_1/S_DATA0_0 ＜注意事項＞ − XXX_1, XXX_2 のように「_ (アンダバー)」がついている端子の、 「_」以降の数字はリロケー ションポート番号を示しています。 これらの端子は 1 つのチャネルに複数の機能があり、それぞれの機能ごとに端子名があります。 拡張ポート機能レジスタ(EPFR)によって利用する端子を選択してください。 16 CONFIDENTIAL S6E2C1-E_DS709-00045-1v0-J, March 20, 2015 D a t a S h e e t FPT-176P-M07 VSS P81 P80 VCC P60/SIN4_0/INT31_0/WKUP3 P61/SOT4_0/MALE_0/RTCCO_0/SUBOUT_0 P62/SCK4_0/MWEX_0 P63/ADTG_3/RTS4_0/INT30_0/MOEX_0 P64/CTS4_0/RTO25_1/INT29_1 P65/RTO24_1/INT28_1 P6E/ADTG_5/SCK4_1/IC23_1/INT29_0 PD2/CTS4_1/FRCK2_1 PD1/INT31_1 PD0/INT30_1 PCF/RTS4_1/INT12_0 PCE/SIN4_1/INT15_0 PCD/SOT4_1/INT14_0 PCC PCB/INT28_0 VSS VCC PCA/TIOA15_0 PC9/TIOB15_0 PC8 PC7/INT13_0/CROUT_1 PC6/TIOA14_0 PC5/TIOB14_0 PC4/TIOA7_0 PC3/TIOB7_0 PC2/TIOA6_0 PC1/TIOB6_0 PC0 P95/RTS5_1/Q_CS0_0 P94/CTS5_1/Q_SCK_0 P93/SCK5_1/INT15_1/Q_IO0_0 P92/SOT5_1/INT14_1/Q_IO1_0 P91/SIN5_1/INT13_1/Q_IO2_0 P90/INT12_1/Q_IO3_0 P04/TDO/SWO P03/TMS/SWDIO P02/TDI P01/TCK/SWCLK P00/TRSTX VCC 176 175 174 173 172 171 170 169 168 167 166 165 164 163 162 161 160 159 158 157 156 155 154 153 152 151 150 149 148 147 146 145 144 143 142 141 140 139 138 137 136 135 134 133 (TOP VIEW) VCC 1 132 VSS PA0/RTO20_0/TIOA8_0/AIN2_0/INT00_0/MADATA00_0 2 131 P83 PA1/RTO21_0/TIOA9_0/BIN2_0/MADATA01_0 3 130 P82 PA2/RTO22_0/TIOA10_0/ZIN2_0/MADATA02_0 4 129 VCC PA3/RTO23_0/TIOA11_0/MADATA03_0 5 128 P20/NMIX/WKUP0 PA4/RTO24_0/TIOA12_0/MADATA04_0 6 127 P21/ADTG_4/SIN0_0/INT27_0/CROUT_0 PA5/SIN1_0/RTO25_0/TIOA13_0/INT01_0/MADATA05_0 7 126 P22/AN31/SOT0_0/INT26_0 PA6/SOT1_0/DTTI2X_0/MADATA06_0 8 125 P23/AN30/SCK0_0/TIOB13_1 PA7/SCK1_0/IC20_0/MADATA07_0 9 124 P24/AN29/TIOA13_1/MAD18_0 P50/SCS72_0/RTO00_1/TIOA8_2 10 123 P25/AN28/INT25_0/MAD17_0 P51/SCS73_0/RTO01_1/TIOB8_2 11 122 P26/MAD16_0 P52/RTO02_1/TIOA9_2 12 121 P27/AN27/SIN5_0/INT24_0/MAD15_0 PA8/SIN7_0/IC21_0/INT02_0/WKUP1/MADATA08_0 13 120 P28/AN26/SOT5_0/MAD14_0 PA9/SOT7_0/IC22_0/MADATA09_0 14 119 P29/AN25/SCK5_0/MAD13_0 PAA/SCK7_0/IC23_0/MADATA10_0 15 118 P2A/AN24/CTS5_0/MAD12_0 PAB/SCS70_0/FRCK2_0/INT03_0/MADATA11_0 16 117 P1F/AN15/RTS5_0/TIOB8_1/INT27_1/MAD11_0 PAC/SCS71_0/TIOB8_0/AIN3_0/MADATA12_0 17 116 P1E/AN14/TIOA8_1/INT26_1/MAD10_0 PAD/SCK3_0/TIOB9_0/BIN3_0/MADATA13_0 18 115 PB7/AN23/TIOB12_1 PAE/ADTG_0/SOT3_0/TIOB10_0/ZIN3_0/MADATA14_0 19 114 PB6/AN22/SCK8_1/TIOA12_1 PAF/SIN3_0/TIOB11_0/INT16_0/MADATA15_0 20 113 PB5/AN21/SOT8_1/TIOB11_1/INT11_1 P08/SIN14_0/TIOB12_0/INT17_0/MDQM0_0 21 112 PB4/AN20/SIN8_1/TIOA11_1/INT10_1 P09/SOT14_0/TIOB13_0/INT18_0/MDQM1_0 22 111 P1D/AN13/SCK12_0/TIOB5_2/TRACED3 P0A/ADTG_1/SCK14_0/AIN2_1/MCLKOUT_0 23 110 P1C/AN12/SOT12_0/TIOA5_2/TRACED2 P30/TIOA13_2/INT03_2/I2SDI0_0 24 109 P1B/AN11/SIN12_0/TIOB4_2/INT11_0/TRACED1 P31/TIOB13_2/I2SCK0_0 25 108 P1A/AN10/SCK2_0/TIOA4_2/TRACED0 P32/BIN2_1/INT19_0/S_DATA1_0 26 107 P19/AN09/SOT2_0/TIOB3_2/INT24_1/TRACECLK P33/FRCK0_0/ZIN2_1/S_DATA0_0 27 106 P18/AN08/SIN2_0/TIOA3_2/INT10_0 P34/IC03_0/INT00_1/S_CLK_0 28 105 PB3/AN19/SCS62_1/TIOB10_1 VCC 29 104 PB2/AN18/SCS61_1/TIOA10_1/INT09_1 VSS 30 103 PB1/AN17/SCS60_1/TIOB9_1/INT08_1 P35/IC02_0/INT01_1/S_CMD_0 31 102 PB0/AN16/SCK6_1/TIOA9_1 P36/IC01_0/INT02_1/S_DATA3_0 32 101 P17/AN07/SCK11_0/TIOB2_2/ZIN1_2 P37/IC00_0/INT03_1/S_DATA2_0 33 100 P16/AN06/SOT11_0/TIOA2_2/BIN1_2 P38/ADTG_2/DTTI0X_0/S_WP_0 34 99 P15/AN05/SIN11_0/TIOB1_2/AIN1_2/INT09_0 P39/SIN2_1/RTO00_0/TIOA0_1/AIN3_1/INT16_1/S_CD_0/MAD24_0 35 98 P14/AN04/SOT6_1 P3A/SOT2_1/RTO01_0/TIOA1_1/BIN3_1/INT17_1/MAD23_0 36 97 P13/AN03/SIN6_1/INT25_1 P3B/SCK2_1/RTO02_0/TIOA2_1/ZIN3_1/INT18_1/MAD22_0/MNALE_0 37 96 P12/AN02/SCK10_0/TIOA1_2/ZIN0_2 P3C/SIN13_0/RTO03_0/TIOA3_1/INT19_1/MAD21_0/MNCLE_0 38 95 P11/AN01/SOT10_0/TIOB0_2/BIN0_2 P3D/SOT13_0/RTO04_0/TIOA4_1/MAD20_0/MNWEX_0 39 94 P10/AN00/SIN10_0/TIOA0_2/AIN0_2/INT08_0 P3E/SCK13_0/RTO05_0/TIOA5_1/MAD19_0/MNREX_0 40 93 AVRH P5D/SIN10_1/TIOB11_2/INT01_2/I2SMCLK0_0 41 92 AVRL P5E/SOT10_1/TIOA12_2/I2SDO0_0 42 91 AVSS P5F/SCK10_1/TIOB12_2/I2SWS0_0 43 90 AVCC VSS 44 89 VCC 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 VCC P40/SIN3_1/RTO10_0/TIOA0_0/AIN0_0/INT23_0/MCSX7_0 P41/SOT3_1/RTO11_0/TIOA1_0/BIN0_0/MCSX6_0 P42/SCK3_1/RTO12_0/TIOA2_0/ZIN0_0/MCSX5_0 P43/SIN15_0/RTO13_0/TIOA3_0/INT04_0/MCSX4_0 P44/SOT15_0/RTO14_0/TIOA4_0/MCSX3_0 P45/SCK15_0/RTO15_0/TIOA5_0/MCSX2_0 C VSS VCC P7D/SCK1_1/DTTI1X_0/INT05_0/WKUP2/MCSX1_0 P7E/ADTG_7/FRCK1_0/MCSX0_0 INITX P46/X0A P47/X1A VBAT P48/VREGCTL P49/VWAKEUP PF0/SCS63_0/FRCK1_1/TIOA15_1/INT22_1 PF1/SCS62_0/TIOB15_1/INT23_1 P70/ADTG_8/SIN1_1/INT06_0/MRDY_0 P71/SOT1_1/MAD00_0 P72/SIN9_0/TIOB0_0/INT07_0/MAD01_0 P73/SOT9_0/TIOB1_0/MAD02_0 P74/SCK9_0/TIOB2_0/MAD03_0 PF2/RTO10_1/TIOA6_1/MRASX_0 PF3/RTO11_1/TIOB6_1/INT05_1/MCASX_0 PF4/RTO12_1/TIOA7_1/INT06_1/MSDWEX_0 PF5/RTO13_1/TIOB7_1/INT07_1/MCSX8_0 PF6/RTO14_1/TIOA14_1/INT20_1/MSDCKE_0 PF7/RTO15_1/TIOB14_1/INT21_1/MSDCLK_0 P75/SIN8_0/TIOB3_0/AIN1_0/INT20_0/MAD04_0 P76/SOT8_0/TIOB4_0/BIN1_0/MAD05_0 P77/SCK8_0/TIOB5_0/ZIN1_0/MAD06_0 P78/SIN6_0/IC10_0/INT21_0/MAD07_0 P79/SOT6_0/IC11_0/MAD08_0 P7A/SCK6_0/IC12_0/MAD09_0 P7B/DA1/SCS60_0/IC13_0/INT22_0 P7C/DA0/SCS61_0/INT04_1 PE0/MD1 MD0 PE2/X0 PE3/X1 VSS LQFP - 176 ＜注意事項＞ − XXX_1, XXX_2 のように「_ (アンダバー)」がついている端子の、 「_」以降の数字はリロケー ションポート番号を示しています。 これらの端子は 1 つのチャネルに複数の機能があり、それぞれの機能ごとに端子名があります。 拡張ポート機能レジスタ(EPFR)によって利用する端子を選択してください。 March 20, 2015, S6E2C1-E_DS709-00045-1v0-J CONFIDENTIAL 17 D a t a S h e e t FPT-216P-M01 VCC VSS P81 P80 VCC P60/SIN4_0/INT31_0/WKUP3 P61/SOT4_0/MALE_0/RTCCO_0/SUBOUT_0 P62/SCK4_0/MWEX_0 P63/ADTG_3/RTS4_0/INT30_0/MOEX_0 P64/CTS4_0/RTO25_1/INT29_1 P65/RTO24_1/INT28_1 P66/SIN13_1/RTO23_1/TIOA15_2/INT15_2 P67/SOT13_1/RTO22_1/TIOB15_2 P68/SCK13_1/RTO21_1/TIOA14_2 P69/RTO20_1/TIOB14_2 P6A/DTTI2X_1/TIOA7_2 P6B/SIN14_1/IC20_1/TIOB7_2/INT14_2 P6C/SOT14_1/IC21_1/TIOA6_2 P6D/SCK14_1/IC22_1/TIOB6_2 P6E/ADTG_5/SCK4_1/IC23_1/INT29_0 PD2/CTS4_1/FRCK2_1 PD1/INT31_1 PD0/INT30_1 PCF/RTS4_1/INT12_0 PCE/SIN4_1/INT15_0 PCD/SOT4_1/INT14_0 PCC PCB/INT28_0 VSS VCC PCA/TIOA15_0 PC9/TIOB15_0 PC8 PC7/INT13_0/CROUT_1 PC6/TIOA14_0 PC5/TIOB14_0 PC4/TIOA7_0 PC3/TIOB7_0 PC2/TIOA6_0 PC1/TIOB6_0 PC0 P97/TX0_2/INT13_2/Q_CS2_0 P96/RX0_2/INT12_2/Q_CS1_0 P95/RTS5_1/Q_CS0_0 P94/CTS5_1/Q_SCK_0 P93/SCK5_1/INT15_1/Q_IO0_0 P92/SOT5_1/INT14_1/Q_IO1_0 P91/SIN5_1/INT13_1/Q_IO2_0 P90/INT12_1/Q_IO3_0 P04/TDO/SWO P03/TMS/SWDIO P02/TDI P01/TCK/SWCLK P00/TRSTX VCC 216 215 214 213 212 211 210 209 208 207 206 205 204 203 202 201 200 199 198 197 196 195 194 193 192 191 190 189 188 187 186 185 184 183 182 181 180 179 178 177 176 175 174 173 172 171 170 169 168 167 166 165 164 163 (TOP VIEW) 1 162 VSS PA0/RTO20_0/TIOA8_0/AIN2_0/INT00_0/MADATA00_0 2 161 P83 PA1/RTO21_0/TIOA9_0/BIN2_0/MADATA01_0 3 160 P82 PA2/RTO22_0/TIOA10_0/ZIN2_0/MADATA02_0 4 159 VCC PA3/RTO23_0/TIOA11_0/MADATA03_0 5 158 P20/NMIX/WKUP0 PA4/RTO24_0/TIOA12_0/MADATA04_0 6 157 P21/ADTG_4/SIN0_0/INT27_0/CROUT_0 PA5/SIN1_0/RTO25_0/TIOA13_0/INT01_0/MADATA05_0 7 156 P22/AN31/SOT0_0/INT26_0 PA6/SOT1_0/DTTI2X_0/MADATA06_0 8 155 P23/AN30/SCK0_0/TIOB13_1 PA7/SCK1_0/IC20_0/MADATA07_0 9 154 P24/AN29/TIOA13_1/MAD18_0 P50/SCS72_0/RTO00_1/TIOA8_2/MADATA16_0 10 153 P25/AN28/INT25_0/MAD17_0 P51/SCS73_0/RTO01_1/TIOB8_2/MADATA17_0 11 152 P26/MAD16_0 P52/RTO02_1/TIOA9_2/MADATA18_0 12 151 PBF/SIN0_1/ZIN3_2/INT11_2 P53/RTO03_1/TIOB9_2/MADATA19_0 13 150 PBE/SOT0_1/BIN3_2 PA8/SIN7_0/IC21_0/INT02_0/WKUP1/MADATA08_0 14 149 PBD/SCK0_1/AIN3_2/INT10_2 PA9/SOT7_0/IC22_0/MADATA09_0 15 148 PBC PAA/SCK7_0/IC23_0/MADATA10_0 16 147 P27/AN27/SIN5_0/INT24_0/MAD15_0 PAB/SCS70_0/FRCK2_0/INT03_0/MADATA11_0 17 146 P28/AN26/SOT5_0/MAD14_0 PAC/SCS71_0/TIOB8_0/AIN3_0/MADATA12_0 18 145 P29/AN25/SCK5_0/MAD13_0 P54/SIN15_1/RTO04_1/TIOA10_2/INT00_2/MADATA20_0 19 144 P2A/AN24/CTS5_0/MAD12_0 P55/SOT15_1/RTO05_1/TIOB10_2/MADATA21_0 20 143 P1F/AN15/RTS5_0/TIOB8_1/INT27_1/MAD11_0 P56/SCK15_1/DTTI0X_1/TIOB0_1/MADATA22_0 21 142 P1E/AN14/TIOA8_1/INT26_1/MAD10_0 P57/IC00_1/TIOB1_1/MADATA23_0 22 141 PB7/AN23/TIOB12_1 PAD/SCK3_0/TIOB9_0/BIN3_0/MADATA13_0 23 140 PB6/AN22/SCK8_1/TIOA12_1 PAE/ADTG_0/SOT3_0/TIOB10_0/ZIN3_0/MADATA14_0 24 139 PB5/AN21/SOT8_1/TIOB11_1/INT11_1 PAF/SIN3_0/TIOB11_0/INT16_0/MADATA15_0 25 138 PB4/AN20/SIN8_1/TIOA11_1/INT10_1 P58/SIN11_1/IC01_1/TIOB2_1/INT02_2/MADATA24_0 26 137 VCC 136 VSS 135 P1D/AN13/SCK12_0/TIOB5_2/TRACED3 P59/SOT11_1/IC02_1/TIOB3_1/MADATA25_0 27 P5A/SCK11_1/IC03_1/TIOB4_1/MADATA26_0 28 P5B/FRCK0_1/TIOB5_1/MADATA27_0 29 134 P1C/AN12/SOT12_0/TIOA5_2/TRACED2 P08/SIN14_0/TIOB12_0/INT17_0/MDQM0_0 30 133 P1B/AN11/SIN12_0/TIOB4_2/INT11_0/TRACED1 P09/SOT14_0/TIOB13_0/INT18_0/MDQM1_0 31 132 P1A/AN10/SCK2_0/TIOA4_2/TRACED0 P0A/ADTG_1/SCK14_0/AIN2_1/MCLKOUT_0 32 131 P19/AN09/SOT2_0/TIOB3_2/INT24_1/TRACECLK P5C/TIOA11_2/MADATA28_0/RTCCO_1/SUBOUT_1 33 130 P18/AN08/SIN2_0/TIOA3_2/INT10_0 P30/TIOA13_2/INT03_2/MDQM2_0/I2SDI0_0 34 129 PB3/AN19/SCS62_1/TIOB10_1 P31/TIOB13_2/MDQM3_0/I2SCK0_0 35 128 PB2/AN18/SCS61_1/TIOA10_1/INT09_1 P32/BIN2_1/INT19_0/S_DATA1_0 36 127 PB1/AN17/SCS60_1/TIOB9_1/INT08_1 P33/FRCK0_0/ZIN2_1/S_DATA0_0 37 126 PB0/AN16/SCK6_1/TIOA9_1 P34/IC03_0/INT00_1/S_CLK_0 38 125 P17/AN07/SCK11_0/TIOB2_2/ZIN1_2 VCC 39 124 P16/AN06/SOT11_0/TIOA2_2/BIN1_2 VSS 40 123 P15/AN05/SIN11_0/TIOB1_2/AIN1_2/INT09_0 P35/IC02_0/INT01_1/S_CMD_0 41 122 PBB/SCK9_1/ZIN2_2 P36/IC01_0/INT02_1/S_DATA3_0 42 121 PBA/SOT9_1/BIN2_2 P37/IC00_0/INT03_1/S_DATA2_0 43 120 PB9/SIN9_1/AIN2_2/INT09_2 P38/ADTG_2/DTTI0X_0/S_WP_0 44 119 PB8/ADTG_6/SCS63_1/INT08_2 P39/SIN2_1/RTO00_0/TIOA0_1/AIN3_1/INT16_1/S_CD_0/MAD24_0 45 118 P14/AN04/SOT6_1 P3A/SOT2_1/RTO01_0/TIOA1_1/BIN3_1/INT17_1/MAD23_0 46 117 P13/AN03/SIN6_1/INT25_1 P3B/SCK2_1/RTO02_0/TIOA2_1/ZIN3_1/INT18_1/MAD22_0/MNALE_0 47 116 P12/AN02/SCK10_0/TIOA1_2/ZIN0_2 P3C/SIN13_0/RTO03_0/TIOA3_1/INT19_1/MAD21_0/MNCLE_0 48 115 P11/AN01/SOT10_0/TIOB0_2/BIN0_2 P3D/SOT13_0/RTO04_0/TIOA4_1/MAD20_0/MNWEX_0 49 114 P10/AN00/SIN10_0/TIOA0_2/AIN0_2/INT08_0 P3E/SCK13_0/RTO05_0/TIOA5_1/MAD19_0/MNREX_0 50 113 AVRH P5D/SIN10_1/TIOB11_2/INT01_2/MADATA29_0/I2SMCLK0_0 51 112 AVRL LQFP - 216 108 91 P75/SIN8_0/TIOB3_0/AIN1_0/INT20_0/MAD04_0 VSS 90 PF7/RTO15_1/TIOB14_1/INT21_1/MSDCLK_0 107 89 PF6/RTO14_1/TIOA14_1/INT20_1/MSDCKE_0 PE3/X1 88 PF5/RTO13_1/TIOB7_1/INT07_1/MCSX8_0 106 87 PF4/RTO12_1/TIOA7_1/INT06_1/MSDWEX_0 PE2/X0 86 105 85 PF2/RTO10_1/TIOA6_1/MRASX_0 PF3/RTO11_1/TIOB6_1/INT05_1/MCASX_0 MD0 84 P74/SCK9_0/TIOB2_0/MAD03_0 104 83 P73/SOT9_0/TIOB1_0/MAD02_0 PE0/MD1 82 P72/SIN9_0/TIOB0_0/INT07_0/MAD01_0 103 81 P71/SOT1_1/MAD00_0 PFC/SIN7_1/IC13_1/INT06_2 80 P70/ADTG_8/SIN1_1/INT06_0/MRDY_0 102 79 PF1/SCS62_0/TIOB15_1/INT23_1 PFB/SOT7_1/IC12_1/INT07_2 78 PF0/SCS63_0/FRCK1_1/TIOA15_1/INT22_1 101 77 P49/VWAKEUP PFA/SCK7_1/IC11_1/ZIN1_1 76 P48/VREGCTL 100 75 VBAT P7C/DA0/SCS61_0/INT04_1 74 P47/X1A 99 73 P46/X0A P7B/DA1/SCS60_0/IC13_0/INT22_0 72 INITX 98 71 P7E/ADTG_7/FRCK1_0/MCSX0_0 P7A/SCK6_0/IC12_0/MAD09_0 70 P7D/SCK1_1/DTTI1X_0/INT05_0/WKUP2/MCSX1_0 97 69 P4E/SCS73_1 P79/SOT6_0/IC11_0/MAD08_0 68 P4D/SCS72_1/INT05_2 96 67 P4C/SCK12_1/ZIN0_1 P78/SIN6_0/IC10_0/INT21_0/MAD07_0 66 P4B/SOT12_1/BIN0_1 95 65 P4A/SIN12_1/AIN0_1/INT04_2 PF9/SCS71_1/IC10_1/BIN1_1 64 VCC 94 63 VSS PF8/SCS70_1/DTTI1X_1/AIN1_1 62 C 93 61 P45/SCK15_0/RTO15_0/TIOA5_0/MCSX2_0 P77/SCK8_0/TIOB5_0/ZIN1_0/MAD06_0 60 P44/SOT15_0/RTO14_0/TIOA4_0/MCSX3_0 92 59 P43/SIN15_0/RTO13_0/TIOA3_0/INT04_0/MCSX4_0 P76/SOT8_0/TIOB4_0/BIN1_0/MAD05_0 58 VCC P42/SCK3_1/RTO12_0/TIOA2_0/ZIN0_0/MCSX5_0 109 57 54 56 AVCC VSS 55 AVSS 110 VCC 111 53 P41/SOT3_1/RTO11_0/TIOA1_0/BIN0_0/MCSX6_0 52 P40/SIN3_1/RTO10_0/TIOA0_0/AIN0_0/INT23_0/MCSX7_0 P5E/SOT10_1/TIOA12_2/MADATA30_0/I2SDO0_0 P5F/SCK10_1/TIOB12_2/MADATA31_0/I2SWS0_0 ＜注意事項＞ − XXX_1, XXX_2 のように「_ (アンダバー)」がついている端子の、 「_」以降の数字はリロケー ションポート番号を示しています。 これらの端子は 1 つのチャネルに複数の機能があり、それぞれの機能ごとに端子名があります。 拡張ポート機能レジスタ(EPFR)によって利用する端子を選択してください。 18 CONFIDENTIAL S6E2C1-E_DS709-00045-1v0-J, March 20, 2015 D a t a S h e e t LBE192 (TOP VIEW) 1 A 2 3 4 5 6 7 8 9 10 11 12 13 14 P81 P80 VCC VSS PCD PCB VSS VCC PC8 VSS TCK VCC B VSS PA0 P60 P62 P64 PD1 PCA PC1 P95 P92 TDO TMS C VCC PA1 PA2 P61 P63 PD2 PCC PC5 PC0 P93 P90 D PA5 PA4 PA6 PA7 PA3 P6E PCE PC6 PC2 P94 P91 P22 P21 P84 E VSS P50 P51 P52 PA8 P65 PCF PC7 PC3 P26 P25 P24 P23 VCC F PA9 PAA PAB PAC PAD PAE PD0 PC9 PC4 P2A P29 P28 P27 PB5 G VSS PAF P08 P09 P0A P30 VSS VSS P1F P1E PB7 PB6 PB4 P1B H VCC P32 P34 P31 VSS P35 VSS VSS P18 PB2 P1D P19 P1C P1A J P33 P39 P38 P37 P36 P71 VSS P74 PB1 PB0 P17 P16 P15 PB3 K P3A P3B P3C P3D PF0 PF1 VSS P73 P75 P79 P14 P12 P11 P13 L P3E P5D P5E P43 P7D P70 VSS P72 PF7 P78 P10 AVRH AVRL VSS M VSS P5F P42 P44 P7E P49 VSS PF3 PF6 P7A P7C AVSS AVCC VCC N VCC P40 P41 P45 INITX P48 VSS PF2 PF4 P77 P7B MD0 MD1 VSS P C VSS VCC X0A X1A VSS VBAT PF5 P76 VSS TRSTX VSS TDI P20 P83 X0 X1 PFBGA-192 ＜注意事項＞ − XXX_1, XXX_2 のように「_ (アンダバー)」がついている端子の、 「_」以降の数字はリロケー ションポート番号を示しています。 これらの端子は 1 つのチャネルに複数の機能があり、それぞれの機能ごとに端子名があります。 拡張ポート機能レジスタ(EPFR)によって利用する端子を選択してください。 March 20, 2015, S6E2C1-E_DS709-00045-1v0-J CONFIDENTIAL 19 D a t a S h e e t 6. 端子機能一覧 端子番号別 XXX_1, XXX_2 のように、 「_(アンダバー)」がついている端子の、 「_」以降の数字はリロケーションポート 番号を示しています。 これらの端子は 1 つのチャネルに複数の機能があり、それぞれの機能ごとに端子名があります。 拡張ポート機能レジスタ(EPFR)によって利用する端子を選択してください。 入出力 端子番号 端子名 LQFP-216 LQFP-176 LQFP-144 LBE192 1 1 1 C1 回路 形式 VCC 端子状態 形式 - - G K G I G I G I G I G K PA0 RTO20_0 (PPG20_0) 2 2 2 B2 TIOA8_0 AIN2_0 INT00_0 MADATA00_0 PA1 RTO21_0 3 3 3 C2 (PPG20_0) TIOA9_0 BIN2_0 MADATA01_0 PA2 RTO22_0 4 4 4 C3 (PPG22_0) TIOA10_0 ZIN2_0 MADATA02_0 PA3 RTO23_0 5 5 5 D5 (PPG22_0) TIOA11_0 MADATA03_0 PA4 RTO24_0 6 6 6 D2 (PPG24_0) TIOA12_0 MADATA04_0 PA5 SIN1_0 RTO25_0 7 7 7 D1 (PPG24_0) TIOA13_0 INT01_0 MADATA05_0 20 CONFIDENTIAL S6E2C1-E_DS709-00045-1v0-J, March 20, 2015 D a t a S h e e t 入出力 端子番号 端子名 LQFP-216 LQFP-176 LQFP-144 LBE192 回路 形式 端子状態 形式 PA6 SOT1_0 8 8 8 D3 (SDA1_0)) E I E I E I E I E I E I I Q N I N I DTTI2X_0 MADATA06_0 PA7 SCK1_0 9 9 9 D4 (SCL1_0) IC20_0 MADATA07_0 P50 SCS72_0 10 10 - E2 RTO00_1 (PPG00_1) TIOA8_2 MADATA16_0 P51 SCS73_0 11 11 - E3 RTO01_1 (PPG00_1) TIOB8_2 MADATA17_0 P52 RTO02_1 12 12 - E4 (PPG02_1) TIOA9_2 MADATA18_0 P53 RTO03_1 13 - - - (PPG02_1) TIOB9_2 MADATA19_0 PA8 SIN7_0 14 13 10 E5 IC21_0 INT02_0 WKUP1 MADATA08_0 PA9 SOT7_0 15 14 11 F1 (SDA7_0) IC22_0 MADATA09_0 PAA SCK7_0 16 15 12 F2 (SCL7_0) IC23_0 MADATA10_0 March 20, 2015, S6E2C1-E_DS709-00045-1v0-J CONFIDENTIAL 21 D a t a S h e e t 入出力 端子番号 端子名 LQFP-216 LQFP-176 LQFP-144 LBE192 回路 形式 端子状態 形式 PAB SCS70_0 17 16 13 F3 FRCK2_0 E K E I E K E I E I E I N I INT03_0 MADATA11_0 PAC SCS71_0 18 17 14 F4 TIOB8_0 AIN3_0 MADATA12_0 P54 SIN15_1 RTO04_1 19 - - - (PPG04_1) TIOA10_2 INT00_2 MADATA20_0 P55 SOT15_1 (SDA15_1) 20 - - - RTO05_1 (PPG04_1) TIOB10_2 MADATA21_0 P56 SCK15_1 21 - - - (SCL15_1) DTTI0X_1 TIOB0_1 MADATA22_0 P57 22 - - - IC00_1 TIOB1_1 MADATA23_0 PAD SCK3_0 (SCL3_0) 23 18 15 F5 TIOB9_0 BIN3_0 MADATA13_0 22 CONFIDENTIAL S6E2C1-E_DS709-00045-1v0-J, March 20, 2015 D a t a S h e e t 入出力 端子番号 端子名 LQFP-216 LQFP-176 LQFP-144 LBE192 回路 形式 端子状態 形式 PAE ADTG_0 SOT3_0 24 19 16 F6 (SDA3_0) N I I K E K E I E I E I E K E K TIOB10_0 ZIN3_0 MADATA14_0 PAF SIN3_0 25 20 17 G2 TIOB11_0 INT16_0 MADATA15_0 P58 SIN11_1 26 - - - IC01_1 TIOB2_1 INT02_2 MADATA24_0 P59 SOT11_1 27 - - - (SDA11_1) IC02_1 TIOB3_1 MADATA25_0 P5A SCK11_1 28 - - - (SCL11_1) IC03_1 TIOB4_1 MADATA26_0 P5B 29 - - - FRCK0_1 TIOB5_1 MADATA27_0 P08 SIN14_0 30 21 18 G3 TIOB12_0 INT17_0 MDQM0_0 P09 SOT14_0 31 22 19 G4 (SDA14_0) TIOB13_0 INT18_0 MDQM1_0 March 20, 2015, S6E2C1-E_DS709-00045-1v0-J CONFIDENTIAL 23 D a t a S h e e t 入出力 端子番号 端子名 LQFP-216 LQFP-176 LQFP-144 LBE192 回路 形式 端子状態 形式 P0A ADTG_1 32 23 20 G5 SCK14_0 (SCL14_0) L I E I E K E I L K L I L K AIN2_1 MCLKOUT_0 P5C TIOA11_2 33 - - - MADATA28_0 RTCCO_1 SUBOUT_1 P30 TIOA13_2 34 24 - G6 INT03_2 MDQM2_0 I2SDI0_0 P31 35 25 - H4 TIOB13_2 MDQM3_0 I2SCK0_0 P32 36 26 21 H2 BIN2_1 INT19_0 S_DATA1_0 P33 37 27 22 J1 FRCK0_0 ZIN2_1 S_DATA0_0 P34 38 28 23 H3 IC03_0 INT00_1 S_CLK_0 39 29 24 H1 VCC - - 40 30 25 H5 VSS - - L K L K L K P35 41 31 26 H6 IC02_0 INT01_1 S_CMD_0 P36 42 32 27 J5 IC01_0 INT02_1 S_DATA3_0 P37 43 33 28 J4 IC00_0 INT03_1 S_DATA2_0 24 CONFIDENTIAL S6E2C1-E_DS709-00045-1v0-J, March 20, 2015 D a t a S h e e t 入出力 端子番号 端子名 LQFP-216 LQFP-176 LQFP-144 LBE192 回路 形式 端子状態 形式 P38 44 34 29 J3 ADTG_2 DTTI0X_0 E I G K G K G K G K G I S_WP_0 P39 SIN2_1 RTO00_0 (PPG00_0) 45 35 30 J2 TIOA0_1 AIN3_1 INT16_1 S_CD_0 MAD24_0 P3A SOT2_1 (SDA2_1) RTO01_0 46 36 31 K1 (PPG00_0) TIOA1_1 BIN3_1 INT17_1 MAD23_0 P3B SCK2_1 (SCL2_1) RTO02_0 (PPG02_0) 47 37 32 K2 TIOA2_1 ZIN3_1 INT18_1 MAD22_0 MNALE_0 P3C SIN13_0 RTO03_0 48 38 33 K3 (PPG02_0) TIOA3_1 INT19_1 MAD21_0 MNCLE_0 P3D SOT13_0 (SDA13_0) 49 39 34 K4 RTO04_0 (PPG04_0) TIOA4_1 MAD20_0 MNWEX_0 March 20, 2015, S6E2C1-E_DS709-00045-1v0-J CONFIDENTIAL 25 D a t a S h e e t 入出力 端子番号 端子名 LQFP-216 LQFP-176 LQFP-144 LBE192 回路 形式 端子状態 形式 P3E SCK13_0 (SCL13_0) 50 40 35 L1 RTO05_0 (PPG04_0) G I E K E I E I TIOA5_1 MAD19_0 MNREX_0 P5D SIN10_1 51 41 - L2 TIOB11_2 INT01_2 MADATA29_0 I2SMCLK0_0 P5E SOT10_1 52 42 - L3 (SDA10_1) TIOA12_2 MADATA30_0 I2SDO0_0 P5F SCK10_1 53 43 - M2 (SCL10_1) TIOB12_2 MADATA31_0 I2SWS0_0 54 44 36 M1 VSS - - 55 45 37 N1 VCC - - G K G I P40 SIN3_1 RTO10_0 56 46 38 N2 (PPG10_0) TIOA0_0 AIN0_0 INT23_0 MCSX7_0 P41 SOT3_1 (SDA3_1) 57 47 39 N3 RTO11_0 (PPG10_0) TIOA1_0 BIN0_0 MCSX6_0 26 CONFIDENTIAL S6E2C1-E_DS709-00045-1v0-J, March 20, 2015 D a t a S h e e t 入出力 端子番号 端子名 LQFP-216 LQFP-176 LQFP-144 LBE192 回路 形式 端子状態 形式 P42 SCK3_1 (SCL3_1) 58 48 40 M3 RTO12_0 (PPG12_0) G I G K G I G I TIOA2_0 ZIN0_0 MCSX5_0 P43 SIN15_0 RTO13_0 59 49 41 L4 (PPG12_0) TIOA3_0 INT04_0 MCSX4_0 P44 SOT15_0 (SDA15_0) 60 50 42 M4 RTO14_0 (PPG14_0) TIOA4_0 MCSX3_0 P45 SCK15_0 (SCL15_0) 61 51 43 N4 RTO15_0 (PPG14_0) TIOA5_0 MCSX2_0 62 52 44 P2 C - - 63 53 45 P3 VSS - - 64 54 46 P4 VCC - - E K E I E I E K P4A 65 - - - SIN12_1 AIN0_1 INT04_2 P4B 66 - - - SOT12_1 (SDA12_1) BIN0_1 P4C 67 - - - SCK12_1 (SCL12_1) ZIN0_1 P4D 68 - - - SCS72_1 INT05_2 March 20, 2015, S6E2C1-E_DS709-00045-1v0-J CONFIDENTIAL 27 D a t a S h e e t 入出力 端子番号 端子名 LQFP-216 LQFP-176 LQFP-144 LBE192 69 - - - 回路 形式 P4E SCS73_1 端子状態 形式 E I L Q L I B C P S Q T - - O U O U E K E K I K E I P7D SCK1_1 (SCL1_1) 70 55 47 L5 DTTI1X_0 INT05_0 WKUP2 MCSX1_0 P7E 71 56 48 M5 ADTG_7 FRCK1_0 MCSX0_0 72 57 49 N5 73 58 50 P5 74 59 51 P6 75 60 52 P8 76 61 53 N6 77 62 54 M6 INITX P46 X0A P47 X1A VBAT P48 VREGCTL P49 VWAKEUP PF0 SCS63_0 78 63 - K5 FRCK1_1 TIOA15_1 INT22_1 PF1 79 64 - K6 SCS62_0 TIOB15_1 INT23_1 P70 ADTG_8 80 65 55 L6 SIN1_1 INT06_0 MRDY_0 P71 81 66 56 J6 SOT1_1 (SDA1_1) MAD00_0 28 CONFIDENTIAL S6E2C1-E_DS709-00045-1v0-J, March 20, 2015 D a t a S h e e t 入出力 端子番号 端子名 LQFP-216 LQFP-176 LQFP-144 LBE192 回路 形式 端子状態 形式 P72 SIN9_0 82 67 57 L8 TIOB0_0 E K E I E I L I L K L K L K L K INT07_0 MAD01_0 P73 SOT9_0 83 68 58 K8 (SDA9_0) TIOB1_0 MAD02_0 P74 SCK9_0 84 69 59 J8 (SCL9_0) TIOB2_0 MAD03_0 PF2 RTO10_1 85 70 - N8 (PPG10_1) TIOA6_1 MRASX_0 PF3 RTO11_1 86 71 - M8 (PPG10_1) TIOB6_1 INT05_1 MCASX_0 PF4 RTO12_1 87 72 - N9 (PPG12_1) TIOA7_1 INT06_1 MSDWEX_0 PF5 RTO13_1 88 73 - P9 (PPG12_1) TIOB7_1 INT07_1 MCSX8_0 PF6 RTO14_1 89 74 - M9 (PPG14_1) TIOA14_1 INT20_1 MSDCKE_0 March 20, 2015, S6E2C1-E_DS709-00045-1v0-J CONFIDENTIAL 29 D a t a S h e e t 入出力 端子番号 端子名 LQFP-216 LQFP-176 LQFP-144 LBE192 回路 形式 端子状態 形式 PF7 RTO15_1 90 75 - L9 (PPG14_1) TIOB14_1 L K E K E I E I E I E I E K L I L I INT21_1 MSDCLK_0 P75 SIN8_0 91 76 60 K9 TIOB3_0 AIN1_0 INT20_0 MAD04_0 P76 SOT8_0 92 77 61 P10 (SDA8_0) TIOB4_0 BIN1_0 MAD05_0 P77 SCK8_0 93 78 62 N10 (SCL8_0) TIOB5_0 ZIN1_0 MAD06_0 PF8 94 - - - SCS70_1 DTTI1X_1 AIN1_1 PF9 95 - - - SCS71_1 IC10_1 BIN1_1 P78 SIN6_0 96 79 63 L10 IC10_0 INT21_0 MAD07_0 P79 SOT6_0 97 80 64 K10 (SDA6_0) IC11_0 MAD08_0 P7A SCK6_0 98 81 65 M10 (SCL6_0) IC12_0 MAD09_0 30 CONFIDENTIAL S6E2C1-E_DS709-00045-1v0-J, March 20, 2015 D a t a S h e e t 入出力 端子番号 端子名 LQFP-216 LQFP-176 LQFP-144 LBE192 回路 形式 端子状態 形式 P7B DA1 99 82 66 N11 SCS60_0 R J R J E I E K E K C E J D A A A B IC13_0 INT22_0 P7C 100 83 67 M11 DA0 SCS61_0 INT04_1 PFA SCK7_1 101 - - - (SCL7_1) IC11_1 ZIN1_1 PFB SOT7_1 102 - - - (SDA7_1) IC12_1 INT07_2 PFC 103 - - - SIN7_1 IC13_1 INT06_2 PE0 104 84 68 N13 105 85 69 N12 106 86 70 P12 107 87 71 P13 108 88 72 N14 VSS - - 109 89 73 M14 VCC - - 110 90 74 M13 AVCC - - 111 91 75 M12 AVSS - - 112 92 76 L13 AVRL - - 113 93 77 L12 AVRH - - F M MD1 MD0 PE2 X0 PE3 X1 P10 AN00 114 94 78 L11 SIN10_0 TIOA0_2 AIN0_2 INT08_0 March 20, 2015, S6E2C1-E_DS709-00045-1v0-J CONFIDENTIAL 31 D a t a S h e e t 入出力 端子番号 端子名 LQFP-216 LQFP-176 LQFP-144 LBE192 回路 形式 端子状態 形式 P11 AN01 115 95 79 K13 SOT10_0 (SDA10_0) F L F L F M F L E O E O E N E N F M TIOB0_2 BIN0_2 P12 AN02 116 96 80 K12 SCK10_0 (SCL10_0) TIOA1_2 ZIN0_2 P13 117 97 81 K14 AN03 SIN6_1 INT25_1 P14 118 98 82 K11 AN04 SOT6_1 (SDA6_1) PB8 119 - - - ADTG_6 SCS63_1 INT08_2 PB9 120 - - - SIN9_1 AIN2_2 INT09_2 PBA 121 - - - SOT9_1 (SDA9_1) BIN2_2 PBB 122 - - - SCK9_1 (SCL9_1) ZIN2_2 P15 AN05 123 99 83 J13 SIN11_0 TIOB1_2 AIN1_2 INT09_0 32 CONFIDENTIAL S6E2C1-E_DS709-00045-1v0-J, March 20, 2015 D a t a S h e e t 入出力 端子番号 端子名 LQFP-216 LQFP-176 LQFP-144 LBE192 回路 形式 端子状態 形式 P16 AN06 124 100 84 J12 SOT11_0 (SDA11_0) F L F L F L F M F M F L F M F O TIOA2_2 BIN1_2 P17 AN07 125 101 85 J11 SCK11_0 (SCL11_0) TIOB2_2 ZIN1_2 PB0 AN16 126 102 - J10 SCK6_1 (SCL6_1) TIOA9_1 PB1 AN17 127 103 - J9 SCS60_1 TIOB9_1 INT08_1 PB2 AN18 128 104 - H10 SCS61_1 TIOA10_1 INT09_1 PB3 129 105 - J14 AN19 SCS62_1 TIOB10_1 P18 AN08 130 106 86 H9 SIN2_0 TIOA3_2 INT10_0 P19 AN09 SOT2_0 131 107 87 H12 (SDA2_0) TIOB3_2 INT24_1 TRACECLK March 20, 2015, S6E2C1-E_DS709-00045-1v0-J CONFIDENTIAL 33 D a t a S h e e t 入出力 端子番号 端子名 LQFP-216 LQFP-176 LQFP-144 LBE192 回路 形式 端子状態 形式 P1A AN10 132 108 88 H14 SCK2_0 (SCL2_0) F N F O F N F N TIOA4_2 TRACED0 P1B AN11 133 109 89 G14 SIN12_0 TIOB4_2 INT11_0 TRACED1 P1C AN12 134 110 90 H13 SOT12_0 (SDA12_0) TIOA5_2 TRACED2 P1D AN13 135 111 91 H11 SCK12_0 (SCL12_0) TIOB5_2 TRACED3 136 - - - VSS - - 137 - - - VCC - - F O F O F N PB4 AN20 138 112 - G13 SIN8_1 TIOA11_1 INT10_1 PB5 AN21 139 113 - F14 SOT8_1 (SDA8_1) TIOB11_1 INT11_1 PB6 AN22 140 114 - G12 SCK8_1 (SCL8_1) TIOA12_1 34 CONFIDENTIAL S6E2C1-E_DS709-00045-1v0-J, March 20, 2015 D a t a S h e e t 入出力 端子番号 端子名 LQFP-216 LQFP-176 LQFP-144 LBE192 141 115 - G11 回路 形式 端子状態 形式 PB7 AN23 F N F M F M F L F L F L F M E N E O TIOB12_1 P1E AN14 142 116 92 G10 TIOA8_1 INT26_1 MAD10_0 P1F AN15 143 117 93 G9 RTS5_0 TIOB8_1 INT27_1 MAD11_0 P2A 144 118 94 F10 AN24 CTS5_0 MAD12_0 P29 AN25 145 119 95 F11 SCK5_0 (SCL5_0) MAD13_0 P28 AN26 146 120 96 F12 SOT5_0 (SDA5_0) MAD14_0 P27 AN27 147 121 97 F13 SIN5_0 INT24_0 MAD15_0 148 - - - PBC PBD SCK0_1 149 - - - (SCL0_1) AIN3_2 INT10_2 March 20, 2015, S6E2C1-E_DS709-00045-1v0-J CONFIDENTIAL 35 D a t a S h e e t 入出力 端子番号 端子名 LQFP-216 LQFP-176 LQFP-144 LBE192 回路 形式 端子状態 形式 PBE 150 - - - SOT0_1 (SDA0_1) E N E O E I F M F L F L F M I K I F BIN3_2 PBF 151 - - - SIN0_1 ZIN3_2 INT11_2 152 122 98 E10 P26 MAD16_0 P25 153 123 99 E11 AN28 INT25_0 MAD17_0 P24 154 124 100 E12 AN29 TIOA13_1 MAD18_0 P23 AN30 155 125 101 E13 SCK0_0 (SCL0_0) TIOB13_1 P22 AN31 156 126 102 D12 SOT0_0 (SDA0_0) INT26_0 P21 ADTG_4 157 127 103 D13 SIN0_0 INT27_0 CROUT_0 P20 158 128 104 C13 NMIX 159 129 105 E14 VCC - - 160 130 106 D14 P82 H I 161 131 107 C14 P83 H I 162 132 108 B14 VSS - - 163 133 109 A13 VCC - - WKUP0 36 CONFIDENTIAL S6E2C1-E_DS709-00045-1v0-J, March 20, 2015 D a t a S h e e t 入出力 端子番号 端子名 LQFP-216 LQFP-176 LQFP-144 LBE192 164 134 110 B13 165 135 111 A12 回路 形式 P00 TRSTX 端子状態 形式 E G E G E G E G E G S K S K S K S K S I S I S K S K K I P01 TCK SWCLK 166 136 112 C12 167 137 113 B12 P02 TDI P03 TMS SWDIO P04 168 138 114 B11 TDO SWO P90 169 139 - C11 INT12_1 Q_IO3_0 P91 170 140 - D11 SIN5_1 INT13_1 Q_IO2_0 P92 SOT5_1 171 141 - B10 (SDA5_1) INT14_1 Q_IO1_0 P93 SCK5_1 172 142 - C10 (SCL5_1) INT15_1 Q_IO0_0 P94 173 143 - D10 CTS5_1 Q_SCK_0 P95 174 144 - B9 RTS5_1 Q_CS0_0 P96 175 - - - INT12_2 Q_CS1_0 P97 176 - - - INT13_2 Q_CS2_0 177 145 March 20, 2015, S6E2C1-E_DS709-00045-1v0-J CONFIDENTIAL 115 C9 PC0 37 D a t a S h e e t 入出力 端子番号 端子名 LQFP-216 LQFP-176 LQFP-144 LBE192 178 146 116 B8 179 147 117 D9 180 148 118 E9 181 149 119 F9 182 150 120 C8 183 151 121 D8 回路 形式 PC1 TIOB6_0 PC2 TIOA6_0 PC3 TIOB7_0 PC4 TIOA7_0 PC5 TIOB14_0 PC6 TIOA14_0 端子状態 形式 K I K I K I K I K I K I E K K I K I K I PC7 184 152 122 E8 INT13_0 CROUT_1 185 153 123 A10 PC8 PC9 186 154 124 F8 187 155 125 B7 188 156 126 A9 VCC - - 189 157 127 A8 VSS - - 190 158 128 A7 L K 191 159 129 C7 K I L K L K TIOB15_0 PCA TIOA15_0 PCB INT28_0 PCC PCD 192 160 130 A6 SOT4_1 (SDA4_1) INT14_0 PCE 193 161 131 D7 SIN4_1 INT15_0 38 CONFIDENTIAL S6E2C1-E_DS709-00045-1v0-J, March 20, 2015 D a t a S h e e t 入出力 端子番号 端子名 LQFP-216 LQFP-176 LQFP-144 LBE192 194 162 132 E7 回路 形式 端子状態 形式 PCF RTS4_1 L K L K L K L I E K E I E I E K E I E I E I INT12_0 195 163 133 F7 196 164 134 B6 197 165 135 C6 PD0 INT30_1 PD1 INT31_1 PD2 CTS4_1 FRCK2_1 P6E ADTG_5 198 166 136 D6 SCK4_1 (SCL4_1) IC23_1 INT29_0 P6D SCK14_1 199 - - - (SCL14_1) IC22_1 TIOB6_2 P6C SOT14_1 200 - - - (SDA14_1) IC21_1 TIOA6_2 P6B SIN14_1 201 - - - IC20_1 TIOB7_2 INT14_2 P6A 202 - - - DTTI2X_1 TIOA7_2 P69 203 - - - RTO20_1 (PPG20_1) TIOB14_2 P68 SCK13_1 204 - - - (SCL13_0) RTO21_1 (PPG20_1) TIOA14_2 March 20, 2015, S6E2C1-E_DS709-00045-1v0-J CONFIDENTIAL 39 D a t a S h e e t 入出力 端子番号 端子名 LQFP-216 LQFP-176 LQFP-144 LBE192 回路 形式 端子状態 形式 P67 SOT13_1 205 - - - (SDA13_1) RTO22_1 E I E K E K I K L K L I L I I Q (PPG22_1) TIOB15_2 P66 SIN13_1 206 - - - RTO23_1 (PPG22_1) TIOA15_2 INT15_2 P65 207 167 - E6 RTO24_1 (PPG24_1) INT28_1 P64 CTS4_0 208 168 - B5 RTO25_1 (PPG24_1) INT29_1 P63 ADTG_3 209 169 137 C5 RTS4_0 INT30_0 MOEX_0 P62 210 170 138 B4 SCK4_0 (SCL4_0) MWEX_0 P61 SOT4_0 211 171 139 C4 (SDA4_0) MALE_0 RTCCO_0 SUBOUT_0 P60 SIN4_0 212 172 140 B3 213 173 141 A4 VCC - - 214 174 142 A3 P80 H I 215 175 143 A2 P81 H I INT31_0 WKUP3 40 CONFIDENTIAL S6E2C1-E_DS709-00045-1v0-J, March 20, 2015 D a t a S h e e t 入出力 端子番号 端子名 回路 端子状態 形式 LQFP-216 LQFP-176 LQFP-144 LBE192 形式 216 176 144 B1 - - E1 - - - G1 - - - - - P7 - - - - - P11 - - - - - L14 - - - - - A11 - - - - - A5 - - - - - N7 - - - - - M7 - - - - - L7 - - - - - K7 - - - - - J7 - - -- - - G7 - - - - - H7 - - - - - H8 - - - - - G8 - - March 20, 2015, S6E2C1-E_DS709-00045-1v0-J CONFIDENTIAL VSS 41 D a t a S h e e t 端子機能別 XXX_1, XXX_2 のように、 「_(アンダバー)」がついている端子の、 「_」以降の数字はリロケーションポート 番号を示しています。 これらの端子は 1 つのチャネルに複数の機能があり、それぞれの機能ごとに端子名があります。 拡張ポート機能レジスタ(EPFR)によって利用する端子を選択してください。 端子番号 端子機能 端子名 LQFP LQFP LQFP LBE 216 176 144 192 ADTG_0 24 19 16 F6 ADTG_1 32 23 20 G5 ADTG_2 44 34 29 J3 ADTG_3 209 169 137 C5 ADTG_4 ADC 42 CONFIDENTIAL 機能説明 A/D コンバータ 157 127 103 D13 ADTG_5 198 166 136 D6 ADTG_6 119 - - - ADTG_7 71 56 48 M5 ADTG_8 80 65 55 L6 AN00 114 94 78 L11 AN01 115 95 79 K13 AN02 116 96 80 K12 AN03 117 97 81 K14 AN04 118 98 82 K11 AN05 123 99 83 J13 AN06 124 100 84 J12 AN07 125 101 85 J11 AN08 130 106 86 H9 AN09 131 107 87 H12 AN10 132 108 88 H14 外部トリガ入力端子 AN11 133 109 89 G14 AN12 134 110 90 H13 AN13 135 111 91 H11 AN14 142 116 92 G10 AN15 A/D コンバータアナログ入力端子 143 117 93 G9 AN16 ANxx は ADC ch.xx を示す。 J10 126 102 - AN17 127 103 - J9 AN18 128 104 - H10 AN19 129 105 - J14 AN20 138 112 - G13 AN21 139 113 - F14 AN22 140 114 - G12 AN23 141 115 - G11 AN24 144 118 94 F10 AN25 145 119 95 F11 AN26 146 120 96 F12 AN27 147 121 97 F13 AN28 153 123 99 E11 AN29 154 124 100 E12 AN30 155 125 101 E13 AN31 156 126 102 D12 S6E2C1-E_DS709-00045-1v0-J, March 20, 2015 D a t a S h e e t 端子番号 端子機能 端子名 機能説明 TIOA0_0 TIOA0_1 ベースタイマ ch.0 の TIOA 端子 LQFP LQFP LBE 216 176 144 192 56 46 38 N2 45 35 30 J2 ベース TIOA0_2 114 94 78 L11 タイマ 0 TIOB0_0 82 67 57 L8 TIOB0_1 ベースタイマ ch.0 の TIOB 端子 21 - - - TIOB0_2 115 95 79 K13 TIOA1_0 57 47 39 N3 TIOA1_1 ベースタイマ ch.1 の TIOA 端子 46 36 31 K1 ベース TIOA1_2 116 96 80 K12 タイマ 1 TIOB1_0 83 68 58 K8 TIOB1_1 ベースタイマ ch.1 の TIOB 端子 TIOB1_2 TIOA2_0 TIOA2_1 ベース TIOA2_2 タイマ 2 TIOB2_0 TIOB2_1 ベースタイマ ch.2 の TIOA 端子 ベースタイマ ch.2 の TIOB 端子 TIOB2_2 TIOA3_0 TIOA3_1 ベースタイマ ch.3 の TIOA 端子 22 - - - 123 99 83 J13 58 48 40 M3 47 37 32 K2 124 100 84 J12 84 69 59 J8 26 - - - 125 101 85 J11 59 49 41 L4 48 38 33 K3 ベース TIOA3_2 130 106 86 H9 タイマ 3 TIOB3_0 91 76 60 K9 27 - - - TIOB3_2 131 107 87 H12 TIOA4_0 60 50 42 M4 49 39 34 K4 TIOB3_1 TIOA4_1 ベースタイマ ch.3 の TIOB 端子 ベースタイマ ch.4 の TIOA 端子 ベース TIOA4_2 132 108 88 H14 タイマ 4 TIOB4_0 92 77 61 P10 28 - - - TIOB4_2 133 109 89 G14 TIOA5_0 61 51 43 N4 50 40 35 L1 TIOB4_1 TIOA5_1 ベースタイマ ch.4 の TIOB 端子 ベースタイマ ch.5 の TIOA 端子 ベース TIOA5_2 134 110 90 H13 タイマ 5 TIOB5_0 93 78 62 N10 29 - - - TIOB5_2 135 111 91 H11 TIOA6_0 179 147 117 D9 85 70 - N8 TIOB5_1 TIOA6_1 ベースタイマ ch.5 の TIOB 端子 ベースタイマ ch.6 の TIOA 端子 ベース TIOA6_2 200 - - - タイマ 6 TIOB6_0 178 146 116 B8 86 71 - M8 199 - - - TIOB6_1 TIOB6_2 March 20, 2015, S6E2C1-E_DS709-00045-1v0-J CONFIDENTIAL LQFP ベースタイマ ch.6 の TIOB 端子 43 D a t a S h e e t 端子番号 端子機能 端子名 機能説明 TIOA7_0 TIOA7_1 ベースタイマ ch.7 の TIOA 端子 LQFP LBE 216 176 144 192 181 149 119 F9 87 72 - N9 TIOA7_2 202 - - - タイマ 7 TIOB7_0 180 148 118 E9 88 73 - P9 201 - - - ベースタイマ ch.7 の TIOB 端子 TIOB7_2 TIOA8_0 TIOA8_1 ベースタイマ ch.8 の TIOA 端子 2 2 2 B2 142 116 92 G10 ベース TIOA8_2 10 10 - E2 タイマ 8 TIOB8_0 18 17 14 F4 143 117 93 G9 TIOB8_2 11 11 - E3 TIOA9_0 3 3 3 C2 126 102 - J10 TIOB8_1 TIOA9_1 ベースタイマ ch.8 の TIOB 端子 ベースタイマ ch.9 の TIOA 端子 ベース TIOA9_2 12 12 - E4 タイマ 9 TIOB9_0 23 18 15 F5 127 103 - J9 TIOB9_2 13 - - - TIOA10_0 4 4 4 C3 128 104 - H10 TIOB9_1 TIOA10_1 ベースタイマ ch.9 の TIOB 端子 ベースタイマ ch.10 の TIOA 端子 ベース TIOA10_2 19 - - - タイマ 10 TIOB10_0 24 19 16 F6 TIOB10_1 ベースタイマ ch.10 の TIOB 端子 129 105 - J14 TIOB10_2 20 - - - TIOA11_0 5 5 5 D5 138 112 - G13 TIOA11_1 ベースタイマ ch.11 の TIOA 端子 ベース TIOA11_2 33 - - - タイマ 11 TIOB11_0 25 20 17 G2 139 113 - F14 51 41 - L2 TIOB11_1 ベースタイマ ch.11 の TIOB 端子 TIOB11_2 TIOA12_0 6 6 6 D2 140 114 - G12 ベース TIOA12_2 52 42 - L3 タイマ 12 TIOB12_0 30 21 18 G3 141 115 - G11 TIOB12_2 53 43 - M2 TIOA13_0 7 7 7 D1 154 124 100 E12 TIOA12_1 TIOB12_1 TIOA13_1 ベースタイマ ch.12 の TIOA 端子 ベースタイマ ch.12 の TIOB 端子 ベースタイマ ch.13 の TIOA 端子 ベース TIOA13_2 34 24 - G6 タイマ 13 TIOB13_0 31 22 19 G4 155 125 101 E13 35 25 - H4 TIOB13_1 TIOB13_2 CONFIDENTIAL LQFP ベース TIOB7_1 44 LQFP ベースタイマ ch.13 の TIOB 端子 S6E2C1-E_DS709-00045-1v0-J, March 20, 2015 D a t a S h e e t 端子番号 端子機能 端子名 機能説明 TIOA14_0 TIOA14_1 ベースタイマ ch.14 の TIOA 端子 LQFP LQFP LBE 216 176 144 192 183 151 121 D8 89 74 - M9 ベース TIOA14_2 204 - - - タイマ 14 TIOB14_0 182 150 120 C8 90 75 - L9 203 - - - 187 155 125 B7 78 63 - K5 TIOB14_1 ベースタイマ ch.14 の TIOB 端子 TIOB14_2 TIOA15_0 TIOA15_1 ベースタイマ ch.15 の TIOA 端子 ベース TIOA15_2 206 - - - タイマ 15 TIOB15_0 186 154 124 F8 79 64 - K6 205 - - - 165 135 111 A12 167 137 113 B12 TIOB15_1 ベースタイマ ch.15 の TIOB 端子 TIOB15_2 SWCLK SWDIO デバッガ シリアルワイヤデバッグインタフェース クロック入力端子 シリアルワイヤデバッグインタフェース データ入出力端子 SWO シリアルワイヤビューワ出力端子 168 138 114 B11 TCK J-TAG テストクロック入力端子 165 135 111 A12 TDI J-TAG テストデータ入力端子 166 136 112 C12 TDO J-TAG デバッグデータ出力端子 168 138 114 B11 TMS J-TAG テストモード状態出力端子 167 137 113 B12 ETM のトレース CLK 出力端子 131 107 87 H12 132 108 88 H14 133 109 89 G14 TRACED2 134 110 90 H13 TRACED3 135 111 91 H11 164 134 110 B13 TRACECLK TRACED0 TRACED1 TRSTX March 20, 2015, S6E2C1-E_DS709-00045-1v0-J CONFIDENTIAL LQFP ETM のトレースデータ出力端子 J-TAG テストリセット入力端子 45 D a t a S h e e t 端子番号 端子機能 端子名 LQFP LBE 176 144 192 81 66 56 J6 MAD01_0 82 67 57 L8 MAD02_0 83 68 58 K8 MAD03_0 84 69 59 J8 MAD04_0 91 76 60 K9 MAD05_0 92 77 61 P10 MAD06_0 93 78 62 N10 MAD07_0 96 79 63 L10 MAD08_0 97 80 64 K10 MAD09_0 98 81 65 M10 MAD10_0 142 116 92 G10 MAD11_0 143 117 93 G9 144 118 94 F10 MAD13_0 145 119 95 F11 MAD14_0 146 120 96 F12 MAD15_0 147 121 97 F13 MAD16_0 152 122 98 E10 MAD17_0 153 123 99 E11 MAD18_0 154 124 100 E12 MAD19_0 50 40 35 L1 MAD20_0 49 39 34 K4 MAD21_0 48 38 33 K3 MAD22_0 47 37 32 K2 MAD23_0 46 36 31 K1 MAD24_0 45 35 30 J2 MCSX0_0 71 56 48 M5 MCSX1_0 70 55 47 L5 MCSX2_0 61 51 43 N4 60 50 42 M4 59 49 41 L4 MCSX5_0 58 48 40 M3 MCSX6_0 57 47 39 N3 MCSX7_0 56 46 38 N2 MCSX8_0 88 73 - P9 MCSX4_0 CONFIDENTIAL LQFP 216 外部バスインタフェースアドレスバス MCSX3_0 46 LQFP MAD00_0 MAD12_0 外部バス 機能説明 外部バスインタフェースチップセレクト出 力端子 S6E2C1-E_DS709-00045-1v0-J, March 20, 2015 D a t a S h e e t 端子番号 端子機能 外部バス 端子名 機能説明 LQFP LQFP LBE 216 176 144 192 MADATA00_0 2 2 2 B2 MADATA01_0 3 3 3 C2 MADATA02_0 4 4 4 C3 MADATA03_0 5 5 5 D5 MADATA04_0 6 6 6 D2 MADATA05_0 7 7 7 D1 MADATA06_0 8 8 8 D3 MADATA07_0 9 9 9 D4 MADATA08_0 14 13 10 E5 MADATA09_0 15 14 11 F1 MADATA10_0 16 15 12 F2 MADATA11_0 17 16 13 F3 MADATA12_0 18 17 14 F4 MADATA13_0 23 18 15 F5 MADATA14_0 24 19 16 F6 MADATA15_0 25 20 17 G2 MADATA16_0 10 - - - MADATA17_0 11 - - - MADATA18_0 12 - - - MADATA19_0 13 - - - MADATA20_0 19 - - - MADATA21_0 20 - - - MADATA22_0 21 - - - MADATA23_0 22 - - - MADATA24_0 26 - - - MADATA25_0 27 - - - MADATA26_0 28 - - - MADATA27_0 29 - - - MADATA28_0 33 - - - MADATA29_0 51 - - - MADATA30_0 52 - - - MADATA31_0 53 - - - MDQM0_0 30 21 18 G3 外部バスインタフェースデータバス MDQM1_0 外部バスインタフェースバイトマスク出力 31 22 19 G4 MDQM2_0 信号 34 - - - 35 - - - 211 171 139 C4 外部 RDY 入力信号 80 65 55 L6 外部バスクロック出力 32 23 20 G5 MDQM3_0 MALE_0 MRDY_0 MCLKOUT_0 March 20, 2015, S6E2C1-E_DS709-00045-1v0-J CONFIDENTIAL LQFP マルチプレクス時アドレスラッチイネーブ ル信号 47 D a t a S h e e t 端子番号 端子機能 端子名 MNALE_0 MNCLE_0 機能説明 NAND フラッシュ出力端子をコントロール する外部バスインタフェース ALE 信号 NAND フラッシュ出力端子をコントロール する外部バスインタフェース CLE 信号 LQFP LQFP LQFP LBE 216 176 144 192 47 37 32 K2 48 38 33 K3 50 40 35 L1 49 39 34 K4 209 169 137 C5 210 170 138 B4 90 75 - L9 89 74 - M9 85 70 - N8 86 71 - M8 87 72 - N9 2 2 2 B2 NAND フラッシュ出力端子をコントロール MNREX_0 する外部バスインタフェースリード許可信 号 NAND フラッシュ出力端子をコントロール MNWEX_0 する外部バスインタフェースライト許可信 号 MOEX_0 外部バス MWEX_0 MSDCLK_0 MSDCKE_0 MRASX_0 MCASX_0 MSDWEX_0 SRAM の外部バスインタフェースリード許 可信号 SRAM の外部バスインタフェースライト許 可信号 SDRAM インタフェース SDRAM クロック 出力端子 SDRAM インタフェース SDRAM クロック イネーブル出力端子 SDRAM インタフェース SDRAM ロウアク ティブ出力端子 SDRAM インタフェース SDRAM カラムア クティブ出力端子 SDRAM インタフェース SDRAM ライトイ ネーブル出力端子 INT00_0 INT00_1 38 28 23 H3 19 - - - INT01_0 7 7 7 D1 41 31 26 H6 INT01_2 51 41 - L2 INT02_0 14 13 10 E5 42 32 27 J5 26 - - - 17 16 13 F3 43 33 28 J4 INT03_2 34 24 - G6 INT04_0 59 49 41 L4 100 83 67 M11 INT04_2 65 - - - INT05_0 70 55 47 L5 86 71 - M8 68 - - - INT01_1 INT02_1 外部 INT02_2 割込み INT03_0 INT03_1 INT04_1 INT05_1 INT05_2 48 CONFIDENTIAL 外部割込み要求 00 の入力端子 INT00_2 外部割込み要求 01 の入力端子 外部割込み要求 02 の入力端子 外部割込み要求 03 の入力端子 外部割込み要求 04 の入力端子 外部割込み要求 05 の入力端子 S6E2C1-E_DS709-00045-1v0-J, March 20, 2015 D a t a S h e e t 端子番号 端子機能 端子名 機能説明 LQFP LQFP LQFP LBE 216 176 144 192 80 65 55 L6 87 72 - N9 INT06_2 103 - - - INT07_0 82 67 57 L8 88 73 - P9 102 - - - INT06_0 INT06_1 INT07_1 外部割込み要求 06 の入力端子 外部割込み要求 07 の入力端子 INT07_2 INT08_0 114 94 78 L11 127 103 - J9 INT08_2 119 - - - INT09_0 123 99 83 J13 128 104 - H10 INT09_2 120 - - - INT10_0 130 106 86 H9 138 112 - G13 INT08_1 INT09_1 INT10_1 外部割込み要求 08 の入力端子 外部割込み要求 09 の入力端子 外部割込み要求 10 の入力端子 INT10_2 149 - - - INT11_0 133 109 89 G14 139 113 - F14 INT11_2 151 - - - INT12_0 194 162 132 E7 169 139 - C11 INT11_1 外部割込み要求 11 の入力端子 外部割込み要求 12 の入力端子 外部 INT12_1 割込み INT12_2 175 - - - INT13_0 184 152 122 E8 INT13_1 外部割込み要求 13 の入力端子 170 140 - D11 INT13_2 176 - - - INT14_0 192 160 130 A6 171 141 - B10 INT14_2 201 - - - INT15_0 193 161 131 D7 172 142 - C10 206 - - - 25 20 17 G2 45 35 30 J2 30 21 18 G3 46 36 31 K1 31 22 19 G4 47 37 32 K2 36 26 21 H2 48 38 33 K3 91 76 60 K9 89 74 - M9 INT14_1 INT15_1 外部割込み要求 14 の入力端子 外部割込み要求 15 の入力端子 INT15_2 INT16_0 外部割込み要求 16 の入力端子 INT16_1 INT17_0 外部割込み要求 17 の入力端子 INT17_1 INT18_0 外部割込み要求 18 の入力端子 INT18_1 INT19_0 外部割込み要求 19 の入力端子 INT19_1 INT20_0 INT20_1 March 20, 2015, S6E2C1-E_DS709-00045-1v0-J CONFIDENTIAL 外部割込み要求 20 の入力端子 49 D a t a S h e e t 端子番号 端子機能 端子名 INT21_0 機能説明 外部割込み要求 21 の入力端子 INT21_1 INT22_0 外部割込み要求 22 の入力端子 INT22_1 INT23_0 外部割込み要求 23 の入力端子 INT23_1 INT24_0 外部割込み要求 24 の入力端子 INT24_1 INT25_0 外部割込み要求 25 の入力端子 INT25_1 INT26_0 外部 割込み 外部割込み要求 26 の入力端子 INT26_1 INT27_0 外部割込み要求 27 の入力端子 INT27_1 INT28_0 外部割込み要求 28 の入力端子 INT28_1 INT29_0 外部割込み要求 29 の入力端子 INT29_1 INT30_0 外部割込み要求 30 の入力端子 INT30_1 INT31_0 外部割込み要求 31 の入力端子 INT31_1 NMIX 50 CONFIDENTIAL ノンマスカブル割込み入力端子 LQFP LQFP LQFP LBE 216 176 144 192 96 79 63 L10 90 75 - L9 99 82 66 N11 78 63 - K5 56 46 38 N2 79 64 - K6 147 121 97 F13 131 107 87 H12 153 123 99 E11 117 97 81 K14 156 126 102 D12 142 116 92 G10 157 127 103 D13 143 117 93 G9 190 158 128 A7 207 167 - E6 198 166 136 D6 208 168 - B5 209 169 137 C5 195 163 133 F7 212 172 140 B3 196 164 134 B6 158 128 104 C13 S6E2C1-E_DS709-00045-1v0-J, March 20, 2015 D a t a S h e e t 端子番号 端子機能 端子名 LQFP LQFP LBE 216 176 144 192 164 134 110 B13 P01 165 135 111 A12 P02 166 136 112 C12 167 137 113 B12 P04 168 138 114 B11 P08 30 21 18 G3 汎用入出力ポート 0 P09 31 22 19 G4 P0A 32 23 20 G5 P10 114 94 78 L11 P11 115 95 79 K13 P12 116 96 80 K12 P13 117 97 81 K14 P14 118 98 82 K11 P15 123 99 83 J13 P16 124 100 84 J12 P17 125 101 85 J11 P18 130 106 86 H9 P19 131 107 87 H12 P1A 132 108 88 H14 P1B 133 109 89 G14 P1C 134 110 90 H13 P1D 135 111 91 H11 P1E 142 116 92 G10 P1F 143 117 93 G9 P20 158 128 104 C13 P21 157 127 103 D13 P22 156 126 102 D12 P23 155 125 101 E13 P24 154 124 100 E12 153 123 99 E11 P26 152 122 98 E10 P27 147 121 97 F13 P28 146 120 96 F12 P29 145 119 95 F11 P2A 144 118 94 F10 P25 March 20, 2015, S6E2C1-E_DS709-00045-1v0-J CONFIDENTIAL LQFP P00 P03 GPIO 機能説明 汎用入出力ポート 1 汎用入出力ポート 2 51 D a t a S h e e t 端子番号 端子機能 端子名 機能説明 LQFP LQFP LQFP LBE 216 176 144 192 P30 34 24 - G6 P31 35 25 - H4 P32 36 26 21 H2 P33 37 27 22 J1 P34 38 28 23 H3 P35 41 31 26 H6 42 32 27 J5 43 33 28 J4 P38 44 34 29 J3 P39 45 35 30 J2 P3A 46 36 31 K1 P3B 47 37 32 K2 P3C 48 38 33 K3 P3D 49 39 34 K4 P3E 50 40 35 L1 P40 56 46 38 N2 P41 57 47 39 N3 P42 58 48 40 M3 P43 59 49 41 L4 P44 60 50 42 M4 P45 61 51 43 N4 P46 73 58 50 P5 P36 P37 汎用入出力ポート 3 GPIO P47 52 CONFIDENTIAL 汎用入出力ポート 4 74 59 51 P6 P48 76 61 53 N6 P49 77 62 54 M6 P4A 65 - - - P4B 66 - - - P4C 67 - - - P4D 68 - - - P4E 69 - - - S6E2C1-E_DS709-00045-1v0-J, March 20, 2015 D a t a S h e e t 端子番号 端子機能 GPIO 端子名 機能説明 LQFP LQFP LBE 216 176 144 192 P50 10 10 - E2 P51 11 11 - E3 P52 12 12 - E4 P53 13 - - - P54 19 - - - P55 20 - - - P56 21 - - - P57 22 - - - P58 26 - - - P59 27 - - - P5A 28 - - - P5B 29 - - - P5C 33 - - - P5D 51 41 - L2 P5E 52 42 - L3 P5F 53 43 - M2 P60 212 172 140 B3 P61 211 171 139 C4 P62 210 170 138 B4 P63 209 169 137 C5 P64 208 168 - B5 P65 207 167 - E6 206 - - - 205 - - - P68 204 - - - P69 203 - - - P6A 202 - - - P6B 201 - - - P6C 200 - - - P6D 199 - - - P6E 198 166 136 D6 汎用入出力ポート 5 P66 P67 March 20, 2015, S6E2C1-E_DS709-00045-1v0-J CONFIDENTIAL LQFP 汎用入出力ポート 6 53 D a t a S h e e t 端子番号 端子機能 端子名 機能説明 LBE 176 144 192 80 65 55 L6 P71 81 66 56 J6 P72 82 67 57 L8 P73 83 68 58 K8 P74 84 69 59 J8 P75 91 76 60 K9 92 77 61 P10 93 78 62 N10 P78 96 79 63 L10 P79 97 80 64 K10 P7A 98 81 65 M10 P7B 99 82 66 N11 P7C 100 83 67 M11 P7D 70 55 47 L5 汎用入出力ポート 7 P7E 71 56 48 M5 P80 214 174 142 A3 215 175 143 A2 P82 160 130 106 D14 P83 161 131 107 C14 P90 169 139 - C11 P91 170 140 - D11 P92 171 141 - B10 P81 P93 CONFIDENTIAL LQFP 216 P77 54 LQFP P70 P76 GPIO LQFP 汎用入出力ポート 8 172 142 - C10 P94 173 143 - D10 P95 174 144 - B9 P96 175 - - - P97 176 - - - 汎用入出力ポート 9 S6E2C1-E_DS709-00045-1v0-J, March 20, 2015 D a t a S h e e t 端子番号 端子機能 端子名 機能説明 LQFP LQFP LQFP LBE 216 176 144 192 PA0 2 2 2 B2 PA1 3 3 3 C2 PA2 4 4 4 C3 PA3 5 5 5 D5 PA4 6 6 6 D2 PA5 7 7 7 D1 PA6 8 8 8 D3 PA7 9 9 9 D4 PA8 14 13 10 E5 PA9 15 14 11 F1 PAA 16 15 12 F2 PAB 17 16 13 F3 PAC 18 17 14 F4 PAD 23 18 15 F5 PAE 24 19 16 F6 PAF 25 20 17 G2 PB0 126 102 - J10 PB1 127 103 - J9 PB2 128 104 - H10 PB3 129 105 - J14 PB4 138 112 - G13 PB5 139 113 - F14 PB6 140 114 - G12 PB7 141 115 - G11 PB8 119 - - - PB9 120 - - - PBA 121 - - - PBB 122 - - - PBC 148 - - - PBD 149 - - - PBE 150 - - - PBF 151 - - - 汎用入出力ポート A GPIO March 20, 2015, S6E2C1-E_DS709-00045-1v0-J CONFIDENTIAL 汎用入出力ポート B 55 D a t a S h e e t 端子番号 端子機能 GPIO 端子名 LQFP LQFP LBE 216 176 144 192 177 145 115 C9 PC1 178 146 116 B8 PC2 179 147 117 D9 PC3 180 148 118 E9 PC4 181 149 119 F9 PC5 182 150 120 C8 PC6 183 151 121 D8 PC7 184 152 122 E8 PC8 185 153 123 A10 PC9 186 154 124 F8 PCA 187 155 125 B7 PCB 190 158 128 A7 PCC 191 159 129 C7 PCD 192 160 130 A6 PCE 193 161 131 D7 PCF 194 162 132 E7 PD0 195 163 133 F7 196 164 134 B6 PD2 197 165 135 C6 PE0 104 84 68 N13 106 86 70 P12 PE3 107 87 71 P13 PF0 78 63 - K5 PF1 79 64 - K6 PF2 85 70 - N8 PF3 86 71 - M8 PF4 87 72 - N9 PF5 88 73 - P9 89 74 - M9 PF7 90 75 - L9 PF8 94 - - - PF9 95 - - - PFA 101 - - - PFB 102 - - - PFC 103 - - - PD1 PF6 CONFIDENTIAL LQFP PC0 PE2 56 機能説明 汎用入出力ポート C 汎用入出力ポート D 汎用入出力ポート E 汎用入出力ポート F S6E2C1-E_DS709-00045-1v0-J, March 20, 2015 D a t a S h e e t 端子番号 端子機能 端子名 機能説明 LQFP LQFP LQFP LBE 216 176 144 192 127 103 D13 SIN0_0 マルチファンクションシリアルインタ 157 SIN0_1 フェース ch.0 の入力端子 151 - - - SOT0_0 マルチファンクションシリアルインタ 156 126 102 D12 150 - - - 155 125 101 E13 149 - - - (SDA0_0) フェース ch.0 の出力端子。 UART/CSIO/LIN 端子(動作モード 0～3)と マルチ SOT0_1 して使用するときは SOT0 として、I2C 端子 ファンク (SDA0_1) (動作モード 4)として使用するときは SDA0 ション シリアル 0 として機能します。 SCK0_0 (SCL0_0) マルチファンクションシリアルインタ フェース ch.0 のクロック I/O 端子。 CSIO 端子(動作モード 2)として使用すると SCK0_1 きは SCK0 として、I2C 端子(動作モード 4) (SCL0_1) として使用するときは SCL0 として機能し ます。 SIN1_0 マルチファンクションシリアルインタ 7 7 7 D1 SIN1_1 フェース ch.1 の入力端子 80 65 55 L6 SOT1_0 マルチファンクションシリアルインタ 8 8 8 D3 81 66 56 J6 9 9 9 D4 70 55 47 L5 (SDA1_0) フェース ch.1 の出力端子。 UART/CSIO/LIN 端子(動作モード 0～3)と マルチ SOT1_1 して使用するときは SOT1 として、I2C 端子 ファンク (SDA1_1) (動作モード 4)として使用するときは SDA1 ション シリアル 1 として機能します。 SCK1_0 マルチファンクションシリアルインタ (SCL1_0) フェース ch.1 のクロック I/O 端子。 CSIO 端子(動作モード 2)として使用すると SCK1_1 きは SCK1 として、I2C 端子(動作モード 4) (SCL1_1) として使用するときは SCL1 として機能し ます。 SIN2_0 マルチファンクションシリアルインタ 130 106 86 H9 SIN2_1 フェース ch.2 の入力端子 45 35 30 J2 SOT2_0 マルチファンクションシリアルインタ 131 107 87 H12 46 36 31 K1 132 108 88 H14 47 37 32 K2 (SDA2_0) フェース ch.2 の出力端子。 UART/CSIO/LIN 端子(動作モード 0～3)と マルチ SOT2_1 して使用するときは SOT2 として、I2C 端子 ファンク (SDA2_1) (動作モード 4)として使用するときは SDA2 ション シリアル 2 として機能します。 SCK2_0 マルチファンクションシリアルインタ (SCL2_0) フェース ch.2 のクロック I/O 端子。 CSIO 端子(動作モード 2)として使用すると SCK2_1 きは SCK2 として、I2C 端子(動作モード 4) (SCL2_1) として使用するときは SCL2 として機能し ます。 March 20, 2015, S6E2C1-E_DS709-00045-1v0-J CONFIDENTIAL 57 D a t a S h e e t 端子番号 端子機能 端子名 機能説明 LQFP LQFP LQFP LBE 216 176 144 192 20 17 G2 SIN3_0 マルチファンクションシリアルインタ 25 SIN3_1 フェース ch.3 の入力端子 56 46 38 N2 SOT3_0 マルチファンクションシリアルインタ 24 19 16 F6 57 47 39 N3 23 18 15 F5 58 48 40 M3 (SDA3_0) フェース ch.3 の出力端子。 UART/CSIO/LIN 端子(動作モード 0～3)と マルチ SOT3_1 して使用するときは SOT3 として、I2C 端子 ファンク (SDA3_1) (動作モード 4)として使用するときは SDA3 ション シリアル 3 として機能します。 SCK3_0 マルチファンクションシリアルインタ (SCL3_0) フェース ch.3 のクロック I/O 端子。 CSIO 端子(動作モード 2)として使用すると SCK3_1 きは SCK3 として、I2C 端子(動作モード 4) (SCL3_1) として使用するときは SCL3 として機能し ます。 SIN4_0 マルチファンクションシリアルインタ 212 172 140 B3 SIN4_1 フェース ch.4 の入力端子 193 161 131 D7 SOT4_0 マルチファンクションシリアルインタ 211 171 139 C4 192 160 130 A6 210 170 138 B4 198 166 136 D6 (SDA4_0) フェース ch.4 の出力端子。 UART/CSIO/LIN 端子(動作モード 0～3)と SOT4_1 して使用するときは SOT4 として、I2C 端子 (SDA4_1) (動作モード 4)として使用するときは SDA4 として機能します。 マルチ ファンク SCK4_0 マルチファンクションシリアルインタ ション (SCL4_0) フェース ch.4 のクロック I/O 端子。 CSIO 端子(動作モード 2)として使用すると シリアル 4 SCK4_1 きは SCK4 として、I2C 端子(動作モード 4) (SCL4_1) として使用するときは SCL4 として機能し ます。 58 CONFIDENTIAL CTS4_0 マルチファンクションシリアルインタ 208 168 - B5 CTS4_1 フェース ch.4 の CTS 入力端子 197 165 135 C6 RTS4_0 マルチファンクションシリアルインタ 209 169 137 C5 RTS4_1 フェース ch.4 の RTS 出力端子 194 162 132 E7 S6E2C1-E_DS709-00045-1v0-J, March 20, 2015 D a t a S h e e t 端子番号 端子機能 端子名 機能説明 LQFP LQFP LQFP LBE 216 176 144 192 121 97 F13 SIN5_0 マルチファンクションシリアルインタ 147 SIN5_1 フェース ch.5 の入力端子 170 140 - D11 SOT5_0 マルチファンクションシリアルインタ 146 120 96 F12 171 141 - B10 145 119 95 F11 172 142 - C10 (SDA5_0) フェース ch.5 の出力端子。 UART/CSIO/LIN 端子(動作モード 0～3)と SOT5_1 して使用するときは SOT5 として、I2C 端子 (SDA5_1) (動作モード 4)として使用するときは SDA5 として機能します。 マルチ ファンク SCK5_0 マルチファンクションシリアルインタ ション (SCL5_0) フェース ch.5 のクロック I/O 端子。 CSIO 端子(動作モード 2)として使用すると シリアル 5 SCK5_1 きは SCK5 として、I2C 端子(動作モード 4) (SCL5_1) として使用するときは SCL5 として機能し ます。 CTS5_0 マルチファンクションシリアルインタ 144 118 94 F10 CTS5_1 フェース ch.5 の CTS 入力端子 173 143 - D10 RTS5_0 マルチファンクションシリアルインタ 143 117 93 G9 RTS5_1 フェース ch.5 の RTS 出力端子 174 144 - B9 SIN6_0 マルチファンクションシリアルインタ 96 79 63 L10 SIN6_1 フェース ch.6 の入力端子 117 97 81 K14 SOT6_0 マルチファンクションシリアルインタ 97 80 64 K10 118 98 82 K11 98 81 65 M10 126 102 - J10 99 82 66 N11 127 103 - J9 100 83 67 M11 128 104 - H10 79 64 - K6 129 105 - J14 (SDA6_0) フェース ch.6 の出力端子。 UART/CSIO/LIN 端子(動作モード 0～3)と SOT6_1 して使用するときは SOT6 として、I2C 端子 (SDA6_1) (動作モード 4)として使用するときは SDA6 として機能します。 SCK6_0 マルチファンクションシリアルインタ (SCL6_0) フェース ch.6 のクロック I/O 端子。 CSIO 端子(動作モード 2)として使用すると マルチ ファンク SCK6_1 きは SCK6 として、I2C 端子(動作モード 4) ション (SCL6_1) として使用するときは SCL6 として機能し ます。 シリアル 6 SCS60_0 SCS60_1 SCS61_0 SCS61_1 SCS62_0 SCS62_1 フェース ch.6 のチップセレクト 0 入出力端 子 マルチファンクションシリアルインタ フェース ch.6 のチップセレクト 1 入出力端 子 マルチファンクションシリアルインタ フェース ch.6 のチップセレクト 2 入出力端 子 SCS63_0 マルチファンクションシリアルインタ 78 63 - K5 SCS63_1 フェース ch.6 のチップセレクト 3 出力端子 119 - - - March 20, 2015, S6E2C1-E_DS709-00045-1v0-J CONFIDENTIAL マルチファンクションシリアルインタ 59 D a t a S h e e t 端子番号 端子機能 端子名 機能説明 LQFP LQFP LQFP LBE 216 176 144 192 SIN7_0 マルチファンクションシリアルインタ 14 13 10 E5 SIN7_1 フェース ch.7 の入力端子 103 - - - SOT7_0 マルチファンクションシリアルインタ 15 14 11 F1 102 - - - 16 15 12 F2 101 - - - 17 16 13 F3 94 - - - 18 17 14 F4 95 - - - 10 10 - E2 68 - - E3 (SDA7_0) フェース ch.7 の出力端子。 UART/CSIO/LIN 端子(動作モード 0～3)と SOT7_1 して使用するときは SOT7 として、I2C 端子 (SDA7_1) (動作モード 4)として使用するときは SDA7 として機能します。 マルチ ファンク ション シリアル 7 SCK7_0 マルチファンクションシリアルインタ (SCL7_0) フェース ch.7 のクロック I/O 端子。 CSIO 端子(動作モード 2)として使用すると SCK7_1 きは SCK7 として、I2C 端子(動作モード 4) (SCL7_1) として使用するときは SCL7 として機能し ます。 SCS70_0 SCS70_1 SCS71_0 SCS71_1 SCS72_0 SCS72_1 マルチファンクションシリアルインタ フェース ch.7 のチップセレクト 0 入出力端 子 マルチファンクションシリアルインタ フェース ch.7 のチップセレクト 1 入出力端 子 マルチファンクションシリアルインタ フェース ch.7 のチップセレクト 2 入出力端 子 SCS73_0 マルチファンクションシリアルインタ 11 11 - SCS73_1 フェース ch.7 のチップセレクト 3 出力端子 69 - - - SIN8_0 マルチファンクションシリアルインタ 91 76 60 K9 SIN8_1 フェース ch.8 の入力端子 138 112 - G13 SOT8_0 マルチファンクションシリアルインタ 92 77 61 P10 139 113 - F14 93 78 62 N10 140 114 - G12 (SDA8_0) フェース ch.8 の出力端子。 UART/CSIO/LIN 端子(動作モード 0～3)と マルチ SOT8_1 して使用するときは SOT8 として、I2C 端子 ファンク (SDA8_1) (動作モード 4)として使用するときは SDA8 ション シリアル 8 として機能します。 SCK8_0 マルチファンクションシリアルインタ (SCL8_0) フェース ch.8 のクロック I/O 端子。 CSIO 端子(動作モード 2)として使用すると SCK8_1 きは SCK8 として、I2C 端子(動作モード 4) (SCL8_1) として使用するときは SCL8 として機能し ます。 60 CONFIDENTIAL S6E2C1-E_DS709-00045-1v0-J, March 20, 2015 D a t a S h e e t 端子番号 端子機能 端子名 機能説明 LQFP LQFP LQFP LBE 216 176 144 192 SIN9_0 マルチファンクションシリアルインタ 82 67 57 L8 SIN9_1 フェース ch.9 の入力端子 120 - - - SOT9_0 マルチファンクションシリアルインタ 83 68 58 K8 121 - - - 84 69 59 J8 122 - - - (SDA9_0) フェース ch.9 の出力端子。 UART/CSIO/LIN 端子(動作モード 0～3)と マルチ SOT9_1 して使用するときは SOT9 として、I2C 端子 ファンク (SDA9_1) (動作モード 4)として使用するときは SDA9 ション シリアル 9 として機能します。 SCK9_0 マルチファンクションシリアルインタ (SCL9_0) フェース ch.9 のクロック I/O 端子。 CSIO 端子(動作モード 2)として使用すると SCK9_1 きは SCK9 として、I2C 端子(動作モード 4) (SCL9_1) として使用するときは SCL9 として機能し ます。 SIN10_0 マルチファンクションシリアルインタ 114 94 78 L11 SIN10_1 フェース ch.10 の入力端子 51 41 - L2 SOT10_0 マルチファンクションシリアルインタ 115 95 79 K13 52 42 - L3 116 96 80 K12 53 43 - M2 (SDA10_0) フェース ch.10 の出力端子。 UART/CSIO/LIN 端子(動作モード 0～3)と マルチ SOT10_1 ファンク (SDA10_1) ション シリアル 10 して使用するときは SOT10 として、I2C 端 子(動作モード 4)として使用するときは SDA10 として機能します。 SCK10_0 マルチファンクションシリアルインタ (SCL10_0) フェース ch.10 のクロック I/O 端子。 CSIO 端子(動作モード 2)として使用すると SCK10_1 きは SCK10 として、I2C 端子(動作モード (SCL10_1) 4)として使用するときは SCL10 として機能 します。 SIN11_0 マルチファンクションシリアルインタ 123 99 83 J13 SIN11_1 フェース ch.11 の入力端子 26 - - - SOT11_0 マルチファンクションシリアルインタ 124 100 84 J12 27 - - - 125 101 85 J11 28 - - - (SDA11_0) フェース ch.11 の出力端子。 UART/CSIO/LIN 端子(動作モード 0～3)と マルチ SOT11_1 ファンク (SDA11_1) ション シリアル 11 して使用するときは SOT11 として、I2C 端 子(動作モード 4)として使用するときは SDA11 として機能します。 SCK11_0 マルチファンクションシリアルインタ (SCL11_0) フェース ch.11 のクロック I/O 端子。 CSIO 端子(動作モード 2)として使用すると SCK11_1 きは SCK11 として、I2C 端子(動作モード (SCL11_1) 4)として使用するときは SCL11 として機能 します。 March 20, 2015, S6E2C1-E_DS709-00045-1v0-J CONFIDENTIAL 61 D a t a S h e e t 端子番号 端子機能 端子名 機能説明 LQFP LQFP LQFP LBE 216 176 144 192 SIN12_0 マルチファンクションシリアルインタ 133 109 89 G14 SIN12_1 フェース ch.12 の入力端子 65 - - - SOT12_0 マルチファンクションシリアルインタ 134 110 90 H13 66 - - - 135 111 91 H11 67 - - - (SDA12_0) フェース ch.12 の出力端子。 UART/CSIO/LIN 端子(動作モード 0～3)と マルチ SOT12_1 ファンク (SDA12_1) ション シリアル 12 して使用するときは SOT12 として、I2C 端 子(動作モード 4)として使用するときは SDA12 として機能します。 SCK12_0 マルチファンクションシリアルインタ (SCL12_0) フェース ch.12 のクロック I/O 端子。 CSIO 端子(動作モード 2)として使用すると SCK12_1 きは SCK12 として、I2C 端子(動作モード (SCL12_1) 4)として使用するときは SCL12 として機能 します。 SIN13_0 マルチファンクションシリアルインタ 48 38 33 K3 SIN13_1 フェース ch.13 の入力端子 206 - - - SOT13_0 マルチファンクションシリアルインタ 49 39 34 K4 205 - - - 50 40 35 L1 204 - - - (SDA13_0) フェース ch.13 の出力端子。 UART/CSIO/LIN 端子(動作モード 0～3)と マルチ SOT13_1 ファンク (SDA13_1) ション シリアル 13 して使用するときは SOT13 として、I2C 端 子(動作モード 4)として使用するときは SDA13 として機能します。 SCK13_0 マルチファンクションシリアルインタ (SCL13_0) フェース ch.13 のクロック I/O 端子。 CSIO 端子(動作モード 2)として使用すると SCK13_1 きは SCK13 として、I2C 端子(動作モード (SCL13_1) 4)として使用するときは SCL13 として機能 します。 SIN14_0 マルチファンクションシリアルインタ 30 21 18 G3 SIN14_1 フェース ch.14 の入力端子 201 - - - SOT14_0 マルチファンクションシリアルインタ 31 22 19 G4 200 - - - 32 23 20 G5 199 - - - (SDA14_0) フェース ch.14 の出力端子。 UART/CSIO/LIN 端子(動作モード 0～3)と マルチ SOT14_1 ファンク (SDA14_1) ション シリアル 14 して使用するときは SOT14 として、I2C 端 子(動作モード 4)として使用するときは SDA14 として機能します。 SCK14_0 マルチファンクションシリアルインタ (SCL14_0) フェース ch.14 のクロック I/O 端子。 CSIO 端子(動作モード 2)として使用すると SCK14_1 きは SCK14 として、I2C 端子(動作モード (SCL14_1) 4)として使用するときは SCL14 として機能 します。 62 CONFIDENTIAL S6E2C1-E_DS709-00045-1v0-J, March 20, 2015 D a t a S h e e t 端子番号 端子機能 端子名 機能説明 LQFP LQFP LQFP LBE 216 176 144 192 SIN15_0 マルチファンクションシリアルインタ 59 49 41 L4 SIN15_1 フェース ch.15 の入力端子 19 - - - SOT15_0 マルチファンクションシリアルインタ 60 50 42 M4 20 - - - 61 51 43 N4 21 - - - (SDA15_0) フェース ch.15 の出力端子。 UART/CSIO/LIN 端子(動作モード 0～3)と マルチ SOT15_1 ファンク (SDA15_1) ション シリアル 15 して使用するときは SOT15 として、I2C 端 子(動作モード 4)として使用するときは SDA15 として機能します。 SCK15_0 マルチファンクションシリアルインタ (SCL15_0) フェース ch.15 のクロック I/O 端子。 CSIO 端子(動作モード 2)として使用すると SCK15_1 きは SCK15 として、I2C 端子(動作モード (SCL15_1) 4)として使用するときは SCL15 として機能 します。 March 20, 2015, S6E2C1-E_DS709-00045-1v0-J CONFIDENTIAL 63 D a t a S h e e t 端子番号 端子機能 端子名 機能説明 LQFP LBE 216 176 144 192 34 29 J3 多機能タイマ 0 の RTO00～RTO05 出力を制 44 DTTI0X_1 御する波形ジェネレータの入力信号 21 - - - FRCK0_0 16 ビットフリーランタイマ ch.0 の外部ク 37 27 22 J1 FRCK0_1 ロック入力端子 29 - - - IC00_0 43 33 28 J4 IC00_1 22 - - - 42 32 27 J5 26 - - - 41 31 26 H6 IC02_1 27 - - - IC03_0 38 28 23 H3 IC03_1 28 - - - 45 35 30 J2 10 10 - E2 46 36 31 K1 11 11 - E3 47 37 32 K2 12 12 - E4 48 38 33 K3 13 - - - 49 39 34 K4 19 - - - 50 40 35 L1 20 - - - IC01_1 IC02_0 CONFIDENTIAL LQFP DTTI0X_0 IC01_0 64 LQFP 多機能タイマ 0 の 16 ビットインプットキャ プチャの入力端子。 ICxx は、チャネル数を示します。 RTO00_0 多機能タイマ 0 の波形ジェネレータ出力端 (PPG00_0) 子。 RTO00_1 PPG0 出力モードで使用するときは、PPG00 (PPG00_1) として機能します。 多機能 RTO01_0 多機能タイマ 0 の波形ジェネレータ出力端 タイマ 0 (PPG00_0) 子。 RTO01_1 PPG0 出力モードで使用するときは、PPG00 (PPG00_1) として機能します。 RTO02_0 多機能タイマ 0 の波形ジェネレータ出力端 (PPG02_0) 子。 RTO02_1 PPG0 出力モードで使用するときは、PPG02 (PPG02_1) として機能します。 RTO03_0 多機能タイマ 0 の波形ジェネレータ出力端 (PPG02_0) 子。 RTO03_1 PPG0 出力モードで使用するときは、PPG02 (PPG02_1) として機能します。 RTO04_0 多機能タイマ 0 の波形ジェネレータ出力端 (PPG04_0) 子。 RTO04_1 PPG0 出力モードで使用するときは、PPG04 (PPG04_1) として機能します。 RTO05_0 多機能タイマ 0 の波形ジェネレータ出力端 (PPG04_0) 子。 RTO05_1 PPG0 出力モードで使用するときは、PPG04 (PPG04_1) として機能します。 S6E2C1-E_DS709-00045-1v0-J, March 20, 2015 D a t a S h e e t 端子番号 端子機能 端子名 機能説明 LQFP LQFP LBE 216 176 144 192 55 47 L5 DTTI1X_0 多機能タイマ 1 の RTO10～RTO15 出力を制 70 DTTI1X_1 御する波形ジェネレータの入力信号 94 - - - FRCK1_0 16 ビットフリーランタイマ ch.1 の外部ク 71 56 48 M5 FRCK1_1 ロック入力端子 78 63 - K5 IC10_0 96 79 63 L10 IC10_1 95 - - - IC11_0 97 80 64 K10 101 - - - 98 81 65 M10 IC12_1 102 - - - IC13_0 99 82 66 N11 IC13_1 103 - - - 56 46 38 N2 85 70 - N8 57 47 39 N3 86 71 - M8 58 48 40 M3 87 72 - N9 59 49 41 L4 88 73 - P9 60 50 42 M4 89 74 - M9 61 51 43 N4 90 75 - L9 IC11_1 IC12_0 多機能タイマ 1 の 16 ビットインプットキャ プチャの入力端子。 ICxx は、チャネル数を示します。 RTO10_0 多機能タイマ 1 の波形ジェネレータ出力端 (PPG10_0) 子。 RTO10_1 PPG1 出力モードで使用するときは、PPG10 (PPG10_1) として機能します。 多機能 RTO11_0 多機能タイマ 1 の波形ジェネレータ出力端 タイマ 1 (PPG10_0) 子。 RTO11_1 PPG1 出力モードで使用するときは、PPG10 (PPG10_1) として機能します。 RTO12_0 多機能タイマ 1 の波形ジェネレータ出力端 (PPG12_0) 子。 RTO12_1 PPG1 出力モードで使用するときは、PPG12 (PPG12_1) として機能します。 RTO13_0 多機能タイマ 1 の波形ジェネレータ出力端 (PPG12_0) 子。 RTO13_1 PPG1 出力モードで使用するときは、PPG12 (PPG12_1) として機能します。 RTO14_0 多機能タイマ 1 の波形ジェネレータ出力端 (PPG14_0) 子。 RTO14_1 PPG1 出力モードで使用するときは、PPG14 (PPG14_1) として機能します。 RTO15_0 多機能タイマ 1 の波形ジェネレータ出力端 (PPG14_0) 子。 RTO15_1 PPG1 出力モードで使用するときは、PPG14 (PPG14_1) として機能します。 March 20, 2015, S6E2C1-E_DS709-00045-1v0-J CONFIDENTIAL LQFP 65 D a t a S h e e t 端子番号 端子機能 端子名 機能説明 LQFP LBE 216 176 144 192 8 8 8 D3 多機能タイマ 2 の RTO20～RTO25 出力を制 DTTI2X_1 御する波形ジェネレータの入力信号 202 - - - FRCK2_0 16 ビットフリーランタイマ ch.2 の外部ク 17 16 13 F3 FRCK2_1 ロック入力端子 197 165 135 C6 IC20_0 9 9 9 D4 IC20_1 201 - - - 14 13 10 E5 200 - - - 15 14 11 F1 IC22_1 199 - - - IC23_0 16 15 12 F2 IC23_1 198 166 136 D6 2 2 2 B2 203 - - - 3 3 3 C2 204 - - - 4 4 4 C3 205 - - - 5 5 5 D5 206 - - - 6 6 6 D2 207 167 - E6 7 7 7 D1 208 168 - B5 IC21_1 IC22_0 CONFIDENTIAL LQFP DTTI2X_0 IC21_0 66 LQFP 多機能タイマ 2 の 16 ビットインプットキャ プチャの入力端子。 ICxx は、チャネル数を示します。 RTO20_0 多機能タイマ 2 の波形ジェネレータ出力端 (PPG20_0) 子。 RTO20_1 PPG2 出力モードで使用するときは、PPG20 (PPG20_1) として機能します。 多機能 RTO21_0 多機能タイマ 2 の波形ジェネレータ出力端 タイマ 2 (PPG20_0) 子。 RTO21_1 PPG2 出力モードで使用するときは、PPG20 (PPG20_1) として機能します。 RTO22_0 多機能タイマ 2 の波形ジェネレータ出力端 (PPG22_0) 子。 RTO22_1 PPG2 出力モードで使用するときは、PPG22 (PPG22_1) として機能します。 RTO23_0 多機能タイマ 2 の波形ジェネレータ出力端 (PPG22_0) 子。 RTO23_1 PPG2 出力モードで使用するときは、PPG22 (PPG22_1) として機能します。 RTO24_0 多機能タイマ 2 の波形ジェネレータ出力端 (PPG24_0) 子。 RTO24_1 PPG2 出力モードで使用するときは、PPG24 (PPG24_1) として機能します。 RTO25_0 多機能タイマ 2 の波形ジェネレータ出力端 (PPG24_0) 子。 RTO25_1 PPG2 出力モードで使用するときは、PPG24 (PPG24_1) として機能します。 S6E2C1-E_DS709-00045-1v0-J, March 20, 2015 D a t a S h e e t 端子番号 端子機能 端子名 機能説明 LQFP LQFP LQFP LBE 216 176 144 192 56 46 38 N2 65 - - - AIN0_2 114 94 78 L11 BIN0_0 57 47 39 N3 66 - - - 115 95 79 K13 58 48 40 M3 67 - - - ZIN0_2 116 96 80 K12 AIN1_0 91 76 60 K9 94 - - - AIN1_2 123 99 83 J13 BIN1_0 92 77 61 P10 95 - - - BIN1_2 124 100 84 J12 ZIN1_0 93 78 62 N10 101 - - - ZIN1_2 125 101 85 J11 AIN2_0 2 2 2 B2 32 23 20 G5 AIN2_2 120 - - - BIN2_0 3 3 3 C2 AIN0_0 AIN0_1 クアッド カウンタ 0 BIN0_1 QPRC ch.0 の AIN 入力端子 QPRC ch.0 の BIN 入力端子 BIN0_2 ZIN0_0 ZIN0_1 AIN1_1 クアッド カウンタ 1 BIN1_1 ZIN1_1 AIN2_1 クアッド カウンタ 2 BIN2_1 QPRC ch.1 の BIN 入力端子 QPRC ch.1 の ZIN 入力端子 QPRC ch.2 の AIN 入力端子 QPRC ch.2 の BIN 入力端子 36 26 21 H2 121 - - - ZIN2_0 4 4 4 C3 37 27 22 J1 ZIN2_2 122 - - - AIN3_0 18 17 14 F4 45 35 30 J2 AIN3_2 149 - - - BIN3_0 23 18 15 F5 46 36 31 K1 BIN3_2 150 - - - ZIN3_0 24 19 16 F6 47 37 32 K2 151 - - - AIN3_1 カウンタ 3 QPRC ch.1 の AIN 入力端子 BIN2_2 ZIN2_1 クアッド QPRC ch.0 の ZIN 入力端子 BIN3_1 ZIN3_1 QPRC ch.2 の ZIN 入力端子 QPRC ch.3 の AIN 入力端子 QPRC ch.3 の BIN 入力端子 QPRC ch.3 の ZIN 入力端子 ZIN3_2 リアル タイム クロック RTCCO_0 リアルタイムクロックの 0.5 秒パルス出力 211 171 139 C4 RTCCO_1 端子 33 - - - 211 171 139 C4 33 - - - SUBOUT_0 SUBOUT_1 March 20, 2015, S6E2C1-E_DS709-00045-1v0-J CONFIDENTIAL サブクロック出力端子 67 D a t a S h e e t 端子番号 端子機能 端子名 WKUP0 WKUP1 低消費電力 WKUP2 WKUP3 機能説明 ディープスタンバイモード復帰信号入力端 子0 ディープスタンバイモード復帰信号入力端 子1 ディープスタンバイモード復帰信号入力端 子2 ディープスタンバイモード復帰信号入力端 子3 216 176 144 192 158 128 104 C13 14 13 10 E5 70 55 47 L5 212 172 140 B3 83 67 M11 DA1 D/A コンバータ ch.1 のアナログ出力端子 99 82 66 N11 オンボードレギュレータ制御用端子 76 61 53 N6 77 62 54 M6 38 28 23 H3 41 31 26 H6 36 26 21 H2 VWAKEUP S_CLK_0 S_CMD_0 ハイバネーション状態からの復帰信号入力 端子 SD メモリカードインタフェース SD クロック出力端子 SD メモリカードインタフェース SD コマンド出力端子 S_DATA1_0 S_DATA0_0 SD メモリカードインタフェース 37 27 22 J1 S_DATA3_0 SD データバス 42 32 27 J5 43 33 28 J4 45 35 30 J2 44 34 29 J3 SD I/F S_DATA2_0 S_CD_0 S_WP_0 I2SMCLK0_0 I2SDO0_0 I2SWS0_0 I2SDI0_0 SD メモリカードインタフェース SD カード検出端子 SD メモリカードインタフェース SD ライトプロテクト端子 I2S 用外部クロック端子 51 41 - L2 2 52 42 - L3 2 53 43 - M2 2 34 24 - G6 I S 用シリアル送信データ出力端子 I S 用フレーム同期信号端子 I S 用シリアル受信データ入力端子 2 I2SCK0_0 I S 用ビットクロック端子 35 25 - H4 Q_SCK_0 SPI クロック出力端子 173 143 - D10 172 142 - C10 171 141 - B10 Q_IO0_0 Q_IO1_0 SPI データ入出力端子 High-Speed Q_IO2_0 170 140 - D11 Quad SPI Q_IO3_0 169 139 - C11 Q_CS0_0 174 144 - B9 175 - - - 176 - - - Q_CS1_0 Q_CS2_0 CONFIDENTIAL LBE 100 VREGCTL 68 LQFP D/A コンバータ ch.0 のアナログ出力端子 VBAT IS LQFP DA0 DAC 2 LQFP SPI チップセレクト出力端子 S6E2C1-E_DS709-00045-1v0-J, March 20, 2015 D a t a S h e e t 端子番号 端子機能 Reset 端子名 INITX MD1 機能説明 外部リセット入力端子。 INITX="L"のとき、リセットが有効。 モード 1 端子。 LQFP LQFP LQFP LBE 216 176 144 192 72 57 49 N5 104 84 68 N13 105 85 69 N12 1 1 1 C1 39 29 24 H1 55 45 37 N1 64 54 46 P4 109 89 73 M14 137 - - - 159 129 105 E14 163 133 109 A13 188 156 126 A9 213 173 141 A4 40 30 25 H5 54 44 36 M1 63 53 45 P3 108 88 72 N14 136 - - - 162 132 108 B14 189 157 127 A8 216 176 144 B1 - - - E1 - - - G1 - - - P7 - - - P11 - - - L14 - - - A11 - - - A5 - - - N7 - - - M7 - - - K7 - - - J7 - - - G7 - - - H7 - - - H8 - - - G8 モード 0 端子。 Mode MD0 通常動作時は、MD0="L"を入力してくださ い。 Power GND VCC VSS March 20, 2015, S6E2C1-E_DS709-00045-1v0-J CONFIDENTIAL 電源端子 GND 端子 69 D a t a S h e e t 端子番号 端子機能 端子名 144 192 86 70 P12 X0A サブクロック(発振)入力端子 107 87 71 P13 X1 メインクロック(発振)I/O 端子 73 58 50 P5 サブクロック(発振)I/O 端子 74 59 51 P6 157 127 103 D13 184 152 122 E8 110 90 74 M13 112 92 76 L13 113 93 77 L12 75 60 52 P8 A/D コンバータの GND 端子 111 91 75 M12 電源安定化容量端子 62 52 44 P2 AVCC AVRL Power AVRH Analog GND C 端子 70 CONFIDENTIAL LBE 176 CROUT_1 Power LQFP 106 CROUT_0 VBAT LQFP 216 X1A Analog LQFP メインクロック(発振)入力端子 X0 Clock 機能説明 VBAT AVSS C 高速内蔵 CR 発振クロック出力ポート A/D コンバータのアナログ電源端子 A/D コンバータのアナログ基準電圧入力端 子 A/D コンバータのアナログ基準電圧入力端 子 VBAT 電源端子バックアップ電源(電池な ど)やシステム電源からの供給 S6E2C1-E_DS709-00045-1v0-J, March 20, 2015 D a t a S h e e t 7. 入出力回路形式 分類 回路 P-ch 備考 P-ch Digital output X1 N-ch Digital output R Pull-up resistor control メイン発振/GPIO 切換え可能 Digital input メイン発振機能選択時 Standby mode control − 発振帰還抵抗: 約 1 MΩ − スタンバイ制御あり Clock input GPIO 機能選択時 A Standby mode control Digital input − CMOS レベル出力 − CMOS レベルヒステリシス入力 − プルアップ抵抗制御あり − スタンバイ制御あり − プルアップ抵抗: 約 50 kΩ − IOH = -4 mA, IOL = 4 mA − CMOS レベルヒステリシス入力 − プルアップ抵抗: 約 50 kΩ Standby mode control R P-ch P-ch Digital output N-ch Digital output X0 Pull-up resistor control B Pull-up resistor Digital input March 20, 2015, S6E2C1-E_DS709-00045-1v0-J CONFIDENTIAL 71 D a t a S h e e t 分類 回路 備考 Digital input C Digital output N-ch P-ch P-ch Digital output E N-ch Digital output R − オープンドレイン出力 − CMOS レベルヒステリシス入力 − CMOS レベル出力 − CMOS レベルヒステリシス入力 − プルアップ抵抗制御あり − スタンバイ制御あり − プルアップ抵抗: 約 50 kΩ − IOH = -4 mA, IOL = 4 mA − I2C 端子として使用するとき、デジタル 出力 P-ch トランジスタは常にオフで す。 Pull-up resistor control Digital input Standby mode control P-ch P-ch N-ch Digital output Digital output F R Pull-up resistor control Digital input − CMOS レベル出力 − CMOS レベルヒステリシス入力 − 入力制御あり − アナログ入力 − プルアップ抵抗制御あり − スタンバイ制御あり − プルアップ抵抗: 約 50 kΩ − IOH = -4 mA, IOL = 4 mA − I2C 端子として使用するとき、デジタル 出力 P-ch トランジスタは常にオフで す。 Standby mode control Analog input Input control 72 CONFIDENTIAL S6E2C1-E_DS709-00045-1v0-J, March 20, 2015 D a t a S h e e t 分類 回路 P-ch 備考 P-ch Digital output G N-ch Digital output R − CMOS レベル出力 − CMOS レベルヒステリシス入力 − プルアップ抵抗制御あり − スタンバイ制御あり − プルアップ抵抗: 約 50 kΩ − IOH = -12 mA, IOL = 12 mA − I2C 端子として使用するとき、デジタル 出力 P-ch トランジスタは常にオフで す。 Pull-up resistor control Digital input Standby mode control P-ch Digital output H N-ch Digital output − CMOS レベル出力 − CMOS レベルヒステリシス入力 − スタンバイ制御あり R Digital input Standby mode control March 20, 2015, S6E2C1-E_DS709-00045-1v0-J CONFIDENTIAL 73 D a t a S h e e t 分類 回路 P-ch 備考 P-ch Digital output I N-ch Digital output R − CMOS レベル出力 − CMOS レベルヒステリシス入力 − 5V トレラント − プルアップ抵抗制御あり − スタンバイ制御あり − プルアップ抵抗: 約 50 kΩ − IOH = -4 mA, IOL = 4 mA − PZR レジスタ制御可能 Pull-up resistor control Digital input Standby mode control Mode input J P-ch P-ch Digital output K N-ch CMOS レベルヒステリシス入力 Digital output R − CMOS レベル出力 − TTL レベルヒステリシス入力 − プルアップ抵抗制御 − スタンバイ制御あり − プルアップ抵抗: 約 50 kΩ − IOH = -4 mA, IOL = 4 mA Pull-up resistor control Digital input Standby mode control 74 CONFIDENTIAL S6E2C1-E_DS709-00045-1v0-J, March 20, 2015 D a t a S h e e t 分類 回路 P-ch 備考 P-ch Digital output L N-ch Digital output R − CMOS レベル出力 − CMOS レベルヒステリシス入力 − プルアップ抵抗制御 − スタンバイ制御あり − プルアップ抵抗: 約 50 kΩ − IOH = -8 mA, IOL = 8 mA − I2C 端子として使用するとき、デジタル 出力 P-ch トランジスタは常にオフで す。 Pull-up resistor control Digital input Standby mode control P-ch P-ch Pull-up resistor control Digital output N N-ch R N-ch Digital output Fast mode control − CMOS レベル出力 − CMOS レベルヒステリシス入力 − 5 V トレラント − プルアップ抵抗制御あり − スタンバイ制御あり − プルアップ抵抗: 約 50 kΩ − IOH = -4 mA, IOL = 4 mA (GPIO) − IOL = 20 mA (Fast Mode Plus) − PZR レジスタ制御可能 − I2C 端子として使用するとき、デジタル 出力 P-ch トランジスタは常にオフで す。 Digital input Standby mode control March 20, 2015, S6E2C1-E_DS709-00045-1v0-J CONFIDENTIAL 75 D a t a S h e e t 分類 回路 P-ch P-ch 備考 Pull-up resistor control Digital output O N-ch Digital output − CMOS レベル出力 − CMOS レベルヒステリシス入力 − 5 V トレラント − プルアップ抵抗制御あり − プルアップ抵抗: 約 50 kΩ − IOH = -4 mA, IOL = 4 mA − PZR レジスタ制御可能 − IO の設定は『ペリフェラルマニュアル 本編(MN709-00001)』の『VBAT ドメ イン』の章を参照してください。 R Digital input P-ch X0A P-ch N-ch P Pull-up resistor control Digital output Digital output − CMOS レベル出力 − CMOS レベルヒステリシス入力 − プルアップ抵抗制御あり − プルアップ抵抗: 約 50 kΩ − IOH = -4 mA, IOL = 4 mA − IO の設定は『ペリフェラルマニュアル 本編(MN709-00001)』の『VBAT ドメ イン』の章を参照してください。 R Digital input Sub OSC/GPIO select OSC 76 CONFIDENTIAL S6E2C1-E_DS709-00045-1v0-J, March 20, 2015 D a t a S h e e t 分類 回路 Pull-up resistor control Digital output P-ch X1A 備考 P-ch サブ発振/GPIO 切換え可能 サブ発振機能選択時 − 発振帰還抵抗: 約 10 MΩ Digital output N-ch GPIO 機能選択時 Q R Digital input Sub OSC/ GPIO select − CMOS レベル出力 − CMOS レベルヒステリシス入力 − プルアップ抵抗制御あり − プルアップ抵抗: 約 50 kΩ − IOH = -4 mA, IOL = 4 mA − IO の設定は『ペリフェラルマニュアル 本編(MN709-00001)』の『VBAT ドメ OSC イン』の章を参照してください。 RX Sub OSC enable Clock input P-ch P-ch N-ch Pull-up resistor control Digital output Digital output R R − CMOS レベル出力 − CMOS レベルヒステリシス入力 − アナログ出力 − プルアップ抵抗制御あり − スタンバイ制御あり − プルアップ抵抗: 約 50 kΩ − IOH = -4 mA, IOL = 4 mA (4.5 V～5.5 V) − IOH = -2 mA, IOL = 2 mA (2.7 V～4.5 V) Digital input Standby mode control Analog output March 20, 2015, S6E2C1-E_DS709-00045-1v0-J CONFIDENTIAL 77 D a t a S h e e t 分類 回路 備考 − P-ch CMOS レベル出力 （ポート駆動能力選択レジスタ[PDSR] Pull-up resistor control にて切り替え可能） P-ch Digital output S N-ch Port Drive Select − CMOS レベルヒステリシス入力 − プルアップ抵抗制御あり − スタンバイ制御あり − プルアップ抵抗: 約 50 kΩ − IOH = -10 mA, IOL = 10 mA (PDSR=1) − IOH = -4 mA, IOL = 4 mA (PDSR=0) − I2C 端子として使用するとき、デジタル 出力 P-ch トランジスタは常にオフで す。 R Digital input Standby mode Control 78 CONFIDENTIAL S6E2C1-E_DS709-00045-1v0-J, March 20, 2015 D a t a S h e e t 8. 取扱上のご注意 半導体デバイスは、ある確率で故障します。また、半導体デバイスの故障は、使用される条件(回路条件, 環 境条件など)によっても大きく左右されます。 以下に、半導体デバイスをより信頼性の高い状態で使用していただくために、注意・配慮しなければならな い事項について説明します。 8.1 設計上の注意事項 ここでは、半導体デバイスを使用して電子機器の設計を行う際に注意すべき事項について述べます。 絶対最大定格の遵守 半導体デバイスは、過剰なストレス (電圧, 電流, 温度など) が加わると破壊する可能性があります。この 限界値を定めたものが絶対最大定格です。従って、定格を一項目でも超えることのないようご注意ください。 推奨動作条件の遵守 推奨動作条件は、半導体デバイスの正常な動作を保証する条件です。電気的特性の規格値は、全てこの条件 の範囲内で保証されます。常に推奨動作条件下で使用してください。この条件を越えて使用すると、信頼性 に悪影響を及ぼすことがあります。 本資料に記載されていない項目, 使用条件, 論理組み合わせでの使用は、保証していません。記載されてい る以外の条件での使用をお考えの場合は、必ず事前に営業部門までご相談ください。 端子の処理と保護 半導体デバイスには、電源および各種入出力端子があります。これらに対して以下の注意が必要です。 1. 過電圧・過電流の防止 各端子に最大定格を超える電圧・電流が印加されると、デバイスの内部に劣化が生じ、著しい場合 には破壊に至ります。機器の設計の際には、このような過電圧・過電流の発生を防止してください。 2. 出力端子の保護 出力端子を電源端子または他の出力端子とショートしたり、大きな容量負荷を接続すると大電流が 流れる場合があります。この状態が長時間続くとデバイスが劣化しますので、このような接続はし ないようにしてください。 3. 未使用入力端子の処理 インピーダンスの非常に高い入力端子は、オープン状態で使用すると動作が不安定になる場合があ ります。適切な抵抗を介して電源端子やグランド端子に接続してください。 ラッチアップ 半導体デバイスは、基板上に P 型と N 型の領域を形成することにより構成されます。外部から異常な電圧 が加えられた場合、内部の寄生 PNPN 接合 (サイリスタ構造) が導通して、数百 mA を越える大電流が電源 端子に流れ続けることがあります。これをラッチアップと呼びます。この現象が起きるとデバイスの信頼性 を損ねるだけでなく、破壊に至り発熱・発煙・発火の恐れもあります。これを防止するために、以下の点に ご注意ください。 1. 最大定格以上の電圧が端子に加わることが無いようにしてください。異常なノイズ, サージ等にも注 意してください。 2. 電源投入シーケンスを考慮し、異常な電流が流れないようにしてください。 管理番号: DS00-00004-3 March 20, 2015, S6E2C1-E_DS709-00045-1v0-J CONFIDENTIAL 79 D a t a S h e e t 安全等の規制と規格の遵守 世界各国では、安全や、電磁妨害等の各種規制と規格が設けられています。お客様が機器を設計するに際し ては、これらの規制と規格に適合するようお願いします。 フェイル・セーフ設計 半導体デバイスは、ある確率で故障が発生します。半導体デバイスが故障しても、結果的に人身事故, 火災 事故, 社会的な損害を生じさせないよう、お客様は、装置の冗長設計, 延焼対策設計, 過電流防止設計, 誤動 作防止設計などの安全設計をお願いします。 用途に関する注意 本資料に記載された製品は、通常の産業用, 一般事務用, パーソナル用, 家庭用などの一般的用途に使用さ れることを意図して設計・製造されています。極めて高度な安全性が要求され、仮に当該安全性が確保され ない場合、社会的に重大な影響を与えかつ直接生命・身体に対する重大な危険性を伴う用途 (原子力施設に おける核反応制御, 航空機自動飛行制御,航空交通管制, 大量輸送システムにおける運行制御, 生命維持のた めの医療機器, 兵器システムにおけるミサイル発射制御をいう), ならびに極めて高い信頼性が要求される 用途 (海底中継器, 宇宙衛星をいう) に使用されるよう設計・製造されたものではありません。当社は、こ れらの用途に当該製品が使用されたことにより発生した損害などについては、責任を負いかねますのでご了 承ください。 8.2 パッケージ実装上の注意事項 パッケージには、リード挿入形と表面実装形があります。いずれの場合も、はんだ付け時の耐熱性に関する 品質保証は,当社の推奨する条件での実装に対してのみ適用されます。実装条件の詳細については営業部門 までお問い合わせください。 リード挿入形 リード挿入形パッケージのプリント板への実装方法は、プリント板へ直接はんだ付けする方法とソケットを 使用してプリント板に実装する方法とがあります。 プリント板へ直接はんだ付けする場合は、プリント板のスルーホールにリード挿入後、噴流はんだによるフ ローはんだ方法 (ウェーブソルダリング法) が一般的に使用されます。この場合、はんだ付け実装時には、 通常最大定格の保存温度を上回る熱ストレスがリード部分に加わります。当社の実装推奨条件で実装してく ださい。 ソケット実装方法でご使用になる場合、ソケットの接点の表面処理と IC のリードの表面処理が異なるとき、 長時間経過後、接触不良を起こすことがあります。このため、ソケットの接点の表面処理と IC のリードの 表面処理の状態を確認してから実装することをお勧めします。 表面実装形 表面実装形パッケージは、リード挿入形と比較して、リードが細く薄いため、リードが変形し易い性質をもっ ています。また、パッケージの多ピン化に伴い、リードピッチも狭く、リード変形によるオープン不良や、 はんだブリッジによるショート不良が発生しやすいため、適切な実装技術が必要となります。 当社ははんだリフロー方法を推奨し、製品ごとに実装条件のランク分類を実施しています。当社推奨のラン ク分類に従って実装してください。 鉛フリーパッケージ BGA パッケージの Sn-Ag-Cu 系ボール品を Sn-Pb 共晶はんだにて実装した場合、使用状況により接合強度が 低下することがありますのでご注意願います。 80 CONFIDENTIAL S6E2C1-E_DS709-00045-1v0-J, March 20, 2015 D a t a S h e e t 半導体デバイスの保管について プラスチックパッケージは樹脂でできているため、自然の環境に放置することにより吸湿します。吸湿した パッケージに実装時の熱が加わった場合、界面剥離発生による耐湿性の低下やパッケージクラックが発生す ることがあります。以下の点にご注意ください。 1. 急激な温度変化のある所では製品に水分の結露が起こります。このような環境を避けて、温度変化の 少ない場所に保管してください。 2. 製品の保管場所はドライボックスの使用を推奨します。相対湿度 70%RH 以下, 温度 5°C～30°C で保 管をお願いします。ドライパッケージを開封した場合には湿度 40%～70%RH を推奨いたします。 3. 当社では必要に応じて半導体デバイスの梱包材として防湿性の高いアルミラミネート袋を用い、乾燥 剤としてシリカゲルを使用しております。半導体デバイスはアルミラミネート袋に入れて密封して保 管してください。 4. 腐食性ガスの発生する場所や塵埃の多い所は避けてください。 ベーキングについて 吸湿したパッケージはベーキング (加熱乾燥) を実施することにより除湿することが可能です。 ベーキングは、当社の推奨する条件で実施してください。 条件:125°C/24 時間 静電気 半導体デバイスは静電気による破壊を起こしやすいため、以下の点についてご注意ください。 1. 作業環境の相対湿度は 40 % ~ 70%RH にしてください。 除電装置 (イオン発生装置) の使用なども必要に応じて検討してください。 2. 使用するコンベア, 半田槽, 半田ゴテ, および周辺付帯設備は大地に接地してください。 3. 人体の帯電防止のため、指輪または腕輪などから高抵抗 (1 MΩ 程度) で大地に接地したり、導電性の 衣服・靴を着用し、床に導電マットを敷くなど帯電電荷を最小限に保つようにしてください。 4. 治具, 計器類は, 接地または帯電防止化を実施してください。 5. 組立完了基板の収納時、発泡スチロールなどの帯電し易い材料の使用は避けてください。 March 20, 2015, S6E2C1-E_DS709-00045-1v0-J CONFIDENTIAL 81 D a t a S h e e t 8.3 使用環境に関する注意事項 半導体デバイスの信頼性は、先に述べました周囲温度とそれ以外の環境条件にも依存します。ご使用にあ たっては、以下の点にご注意ください。 1. 湿度環境 高湿度環境下での長期の使用は、デバイス自身だけでなくプリント基板等にもリーク性の不具合が 発生する場合があります。高湿度が想定される場合は、防湿処理を施す等の配慮をお願いします。 2. 静電気放電 半導体デバイスの直近に高電圧に帯電したものが存在すると、放電が発生し誤動作の原因となるこ とがあります。 このような場合、帯電の防止または放電の防止の処置をお願いします。 3. 腐食性ガス, 塵埃, 油 腐食性ガス雰囲気中や、塵埃, 油等がデバイスに付着した状態で使用すると、化学反応によりデバ イスに悪影響を及ぼす場合があります。このような環境下でご使用の場合は、防止策についてご検 討ください。 4. 放射線・宇宙線 一般のデバイスは、設計上、放射線, 宇宙線にさらされる環境を想定しておりません。したがって、 これらを遮蔽してご使用ください。 5. 発煙・発火 樹脂モールド型のデバイスは、不燃性ではありません。発火物の近くでは、ご使用にならないでく ださい。発煙・発火しますと、その際に毒性を持ったガスが発生する恐れがあります。 その他、特殊な環境下でのご使用をお考えの場合は、営業部門にご相談ください。 最新の取扱上のご注意については、下記の URL にてご確認ください。 http://www.spansion.com/fjdocuments/jp/datasheet/j-ds/DS00-00004.pdf 82 CONFIDENTIAL S6E2C1-E_DS709-00045-1v0-J, March 20, 2015 D a t a S h e e t 9. デバイス使用上の注意 電源端子について VCC, VSS 端子が複数ある場合、デバイス設計上はラッチアップなどの誤動作を防止するためにデバイス内 部で同電位にすべきものどうしを接続してありますが、不要輻射の低減・グランドレベルの上昇によるスト ローブ信号の誤動作の防止・総出力電流規格を遵守などのために、必ずそれらすべてを外部で電源およびグ ランドに接続してください。また、電流供給源からできる限り低インピーダンスで本デバイスの各電源端子 と GND 端子に接続してください。 さらに、本デバイスの近くで各電源端子 と GND 端子の間、AVCC 端子と AVSS 端子の間、AVRH 端子と AVRL 端子の間に 0.1μF 程度のセラミックコンデンサをバイパスコンデンサとして接続することを推奨し ます。 電源電圧の安定化について 電源電圧の変動が VCC の推奨動作条件内においても、急激な変化があると誤動作することがあります。安 定化の基準として VCC は、商用周波数 (50 Hz～60 Hz) におけるリプル変動(ピークピーク値) を推奨動作 条件内の 10%以内にしてください。かつ電源切換えによる瞬間変動の過渡変動率は 0.1V/μs 以下にしてくだ さい。 水晶発振回路について X0/X1, X0A/X1A 端子の近辺のノイズは本デバイスの誤動作の原因となります。X0/X1, X0A/X1A 端子およ び水晶発振子さらにグランドへのバイパスコンデンサはできる限り近くに配置するようにプリント板を設 計してください。 また、X0/X1, X0A/X1A 端子の周りをグランドで囲むようなプリント板アートワークは安定した動作を期待 できるため、強く推奨します。 実装基板にて、使用する水晶振動子の発振評価を実施してください。 サブクロック用水晶振動子について 本シリーズのサブクロック発振回路は消費電流を低く抑えた設計を行っており、増幅度が低い回路となって います。安定した発振をさせるためサブクロック用水晶振動子には、以下の条件を満たす水晶振動子の使用 を推奨します。  表面実装タイプ サイズ: 負荷容量: 3.2 mm × 1.5 mm 以上 6 pF～7 pF 程度  リードタイプ 負荷容量: 6 pF～7 pF 程度 March 20, 2015, S6E2C1-E_DS709-00045-1v0-J CONFIDENTIAL 83 D a t a S h e e t 外部クロック使用時の注意 メインクロックの入力として外部クロックを使用する場合は、X0/X1 端子を外部クロック入力に設定し、 X0 端子にクロックを入力してください。X1(PE3)端子は汎用 I/O ポートとして使用できます。 同様にサブクロックの入力として外部クロックを使用する場合は、X0A/X1A 端子を外部クロック入力に設 定し、X0A 端子にクロックを入力してください。X1A(P47)端子は汎用 I/O ポートとして使用できます。 ・外部クロック使用例 本デバイス X0(X0A) 外部クロック入力に 設定 汎用 I/O ポートとし て使用可能 X1(PE3), X1A(P47) 2 マルチファンクションシリアル端子を I C 端子として使用する場合の扱いについて マルチファンクションシリアル端子を I2C 端子として使用する場合、デジタル出力 P-ch トランジスタは常 にディセーブルです。しかし、I2C 端子もほかの端子と同様に、デバイスの電気的特性を守り、電源をオフ にしたまま外部 I2C バスシステムへ接続してはいけません。 C 端子について 本シリーズはレギュレータを内蔵しています。必ず C 端子と GND 端子の間にレギュレータ用の平滑コン デンサ(CS)を接続してください。平滑コンデンサにはセラミックコンデンサまたは同程度の周波数特性の コンデンサを使用してください。 なお、積層セラミックコンデンサは、温度による容量値の変化幅に特性(F 特性，Y5V 特性)を持つものがあ ります。コンデンサの温度特性を確認し、使用条件において規格値を満たすコンデンサを使用してください。 本シリーズでは 4.7μF 程度の平滑コンデンサを推奨します。 C 本デバイス CS VSS GND モード端子(MD0)について モード端子(MD0)は VSS 端子に直接接続してください。 84 CONFIDENTIAL S6E2C1-E_DS709-00045-1v0-J, March 20, 2015 D a t a S h e e t 電源投入時について 電源を投入/切断する際は同時か、あるいは次の順番で投入/切断を行ってください。 投入時 : VBAT → VCC VCC → AVCC → AVRH 切断時 : VCC → VBAT AVRH → AVCC → VCC シリアル通信について シリアル通信においては、ノイズなどにより間違ったデータを受信する可能性があります。そのため、ノイ ズを抑えるボードの設計をしてください。 また、万が一ノイズなどの影響により誤ったデータを受信した場合を考慮し、最後にデータのチェックサム などを付加してエラー検出を行ってください。エラーが検出された場合には、再送を行うなどの処理をして ください。 5 V トレラント I/O のプルアップ機能について 5 V トレラント I/O のプルアップ機能使用時は VCC 電圧以上の信号を入力してはいけません。 デバッグ機能を兼用している端子について TDO/TMS/TDI/TCK/TRSTX, SWO/SWDIO/SWCLK と兼用している端子は出力のみで使用してください。入 力として使用してはいけません。 March 20, 2015, S6E2C1-E_DS709-00045-1v0-J CONFIDENTIAL 85 D a t a S h e e t 10. ブロックダイヤグラム S6E2C10H/J/L TRSTX,TCK, TDI,TMS TDO TRACEDx, TRACECLK SWJ-DP ETM TPIU ROM Table SRAM0 192 Kbytes D FPU MPU NVIC Sys AHB-APB Bridge: APB0(Max 100 MHz) Dual-Timer Watchdog Timer (Software) Clock Reset Generator INITX Watchdog Timer (Hardware) SRAM1 32 Kbytes Multi-layer AHB (Max 200 MHz) Cortex-M4　Core I @200 MHz(Max) SRAM2 32 Kbytes DMAC 8ch. DSTC CSV CLK PRG-CRC Accelerator Source Clock X0A X1A Main Osc CR 100 kHz CR 4 MHz PLL VBAT Domain Sub Osc I2S 1unit AHB-AHB Bridge (Slave) X0 X1 CROUT GPIO P0x, P1x, PIN-Function-Ctrl . . . MODE-Ctrl Unit 1 Unit 2 TIOAx Base Timer 16-bit 32ch./ 32-bit 16ch. TIOBx AINx BINx ZINx FRCK0 QPRC 4ch. 16-bit Input Capture 4ch. 16-bit Free-run Timer 3ch. DTTI0X Waveform Generator 3ch. 16-bit PPG 3ch. Multi-function Timer × 3 VBAT VWAKEUP VREGCTL RTCCO, SUBOUT DAx 86 CONFIDENTIAL S_DATAx S_CD,S_WP Q_IOx 16-bit Output Compare 6ch. RTO0x S_CLK,S_CMD SD-CARD I/F Hi-Speed Quad SPI A/D Activation Compare 6ch. IC0x PFx MD0, MD1 Q_SCK, Q_CSx VBAT Domain Real-Time Clock Port Ctrl. 12-bit D/A Converter 2units MADx External Bus I/F I2S Clock Ctrl AHB-APB Bridge : APB2 (Max 100 MHz) ANxx ADTGx AHB-AHB Bridge (Master) 12-bit A/D Converter Unit 0 AHB-APB Bridge : APB1 (Max 200 MHz) AVCC, AVSS, AVRH, AVRL I2SMCLK, I2SWS, I2SCK I2SDI I2SDO MADATAx PLL Power-On Reset LVD Ctrl LVD IRQ-Monitor Regulator MCSXx,MDQMx, MOEX,MWEX, MALE,MRDY, MNALE,MNCLE, MNWEX,MNREX, MCLKOUT,MSDWEX, MSDCLK,MSDCKE, MRASX,MCASX C CRC Accelerator Watch Counter Deep Standby Ctrl WKUPx Peripheral Clock Gating Low-speed CR Prescaler External Interrupt Controller 32-pin + NMI INTx NMIX Multi-function Serial I/F 16ch. (with FIFO ch.0 to ch.7) HW flow control(ch.4,5) SCKx SINx SOTx CTSx RTSx S6E2C1-E_DS709-00045-1v0-J, March 20, 2015 D a t a S h e e t 11. メモリサイズ メモリサイズについては、 「3. 品種構成」の「メモリサイズ」を参照してください。 12. メモリマップ メモリマップ (1) Peripherals Area 0x41FF_FFFF Reserved 0x4008_1000 0x4008_0000 0x4007_0000 0x4006_F000 0x4006_E000 0xFFFF_FFFF 0x4006_D000 Reserved 0x4006_C000 Programmable-CRC Reserved GPIO SD-Card I/F Reserved I2S 0xE010_0000 0xE000_0000 0xD000_0000 Cortex-M4 Private Peripherals Reg. Area External Device Area Reserved 0x4006_2000 0x4006_1000 0x4006_0000 0x6000_0000 0x4004_0000 Reserved 0x4003_F000 32 Mbytes Bit band alias 0x4003_D000 0x4400_0000 0x4200_0000 0x4003_E000 0x4003_C800 DSTC DMAC Reserved EXT-bus I/F Reserved I2S prescaler Reserved Peripheral Clock Gating 0x4003_C000 Low Speed CR Prescaler 0x4003_C100 Peripherals 0x4000_0000 0x4003_B000 0x4003_A000 Reserved 0x2400_0000 0x2200_0000 0x4003_9000 0x4003_8000 32 Mbytes Bit band alias 0x4003_6000 0x4003_5000 0x4003_4000 0x4003_3000 Reserved 0x4003_2000 0x4003_1000 0x4003_0000 0x2004_8000 メモリサイズの 詳細は 次項の「●メモリマップ(2)」 を参照してください。 0x2004_0000 0x2003_8000 0x2000_0000 0x1FFF_0000 0x0050_0000 0x4002_F000 SRAM2 SRAM1 Reserved SRAM0 0x4002_E000 0x4002_5000 0x4002_4000 0x4002_3000 0x0000_0000 0x4002_2000 0x4002_1000 0x4002_0000 0x4001_6000 0x4001_5000 0x4001_3000 0x4001_2000 0x4001_1000 0x4001_0000 0x4000_1000 0x4000_0000 March 20, 2015, S6E2C1-E_DS709-00045-1v0-J CONFIDENTIAL Reserved LVD/DS mode Reserved D/AC Reserved Int-Req.Read EXTI Reserved CR Trim Reserved 0x4002_8000 0x4002_7000 0x4002_6000 Reserved RTC/Port Ctrl Watch Counter CRC MFS A/DC QPRC Base Timer PPG Reserved MFT Unit2 MFT Unit1 MFT Unit0 Reserved Dual Timer Reserved SW WDT HW WDT Clock/Reset Reserved Reserved 87 D a t a S h e e t メモリマップ (2) S6E2C10H/J/L 0x2020_0000 Reserved 0x2004_8000 0x2004_0000 0x2003_8000 SRAM2 32 Kbytes SRAM1 32 Kbytes Reserved 0x2000_0000 SRAM0 192 Kbytes 0x1FFD_0000 Reserved 0x0000_0000 88 CONFIDENTIAL S6E2C1-E_DS709-00045-1v0-J, March 20, 2015 D a t a S h e e t メモリマップ (3) (Exteranal Device Area) S6E2C10H 0xD000_0000 S6E2C10J 0xD000_0000 S6E2C10L 0xD000_0000 Hi-Speed Quad SPI 256 Mbytes 0xC000_0000 0xC000_0000 Reserved 0x8000_0000 Hi-Speed Quad SPI 256 Mbytes 0xC000_0000 Reserved 0x8000_0000 Reserved 0x8000_0000 SDRAM 256 Mbytes 0x7000_0000 0x7000_0000 SRAM /NOR Flash Memory /NAND Flash Memory 256 Mbytes 0x6000_0000 March 20, 2015, S6E2C1-E_DS709-00045-1v0-J CONFIDENTIAL SDRAM 256 Mbytes 0x7000_0000 SRAM /NOR Flash Memory /NAND Flash Memory 256 Mbytes 0x6000_0000 SRAM /NOR Flash Memory /NAND Flash Memory 256 Mbytes 0x6000_0000 89 D a t a S h e e t ペリフェラル・アドレスマップ スタートアドレス 90 CONFIDENTIAL エンドアドレス バス 周辺機能 予約 0x4000_0000 0x4000_0FFF 0x4000_1000 0x4000_FFFF 0x4001_0000 0x4001_0FFF クロック・リセット制御 0x4001_1000 0x4001_1FFF ハードウェアウォッチドッグタイマ 0x4001_2000 0x4001_2FFF 0x4001_3000 0x4001_4FFF 0x4001_5000 0x4001_5FFF デュアルタイマ 0x4001_6000 0x4001_FFFF 予約 0x4002_0000 0x4002_0FFF 多機能タイマ 0 0x4002_1000 0x4002_1FFF 多機能タイマ 1 0x4002_2000 0x4002_2FFF 多機能タイマ 2 0x4002_3000 0x4002_3FFF 予約 0x4002_4000 0x4002_4FFF 0x4002_5000 0x4002_5FFF 0x4002_6000 0x4002_6FFF クアッドカウンタ(QPRC) 0x4002_7000 0x4002_7FFF A/D コンバータ 0x4002_8000 0x4002_DFFF 予約 0x4002_E000 0x4002_EFFF 内蔵 CR トリミング 0x4002_F000 0x4002_FFFF 予約 0x4003_0000 0x4003_0FFF 外部割込み制御部 0x4003_1000 0x4003_1FFF 割込み要因確認レジスタ 0x4003_2000 0x4003_2FFF 予約 0x4003_3000 0x4003_3FFF D/A コンバータ 0x4003_4000 0x4003_4FFF 予約 0x4003_5000 0x4003_57FF 低電圧検出 0x4003_5800 0x4003_5FFF ディープスタンバイ制御部 0x4003_6000 0x4003_7FFF 予約 0x4003_8000 0x4003_8FFF 0x4003_9000 0x4003_9FFF 0x4003_A000 0x4003_AFFF 時計カウンタ 0x4003_B000 0x4003_BFFF RTC/PortCtrl 0x4003_C000 0x4003_C0FF 低速 CR 補正 0x4003_C100 0x4003_C7FF 周辺クロック停止 0x4003_C800 0x4003_CFFF 予約 0x4003_D000 0x4003_DFFF I2S プリスケーラ 0x4003_E000 0x4003_EFFF 予約 0x4003_F000 0x4003_FFFF 外バス I/F AHB APB0 予約 ソフトウェアウォッチドッグタイマ 予約 PPG APB1 APB2 ベースタイマ マルチファンクションシリアルインタフェース CRC S6E2C1-E_DS709-00045-1v0-J, March 20, 2015 D a t a S h e e t スタートアドレス エンドアドレス 周辺機能 0x4004_0000 0x4005_FFFF 予約 0x4006_0000 0x4006_0FFF DMAC レジスタ 0x4006_1000 0x4006_1FFF DSTC レジスタ 0x4006_2000 0x4006_BFFF 予約 0x4006_C000 0x4006_CFFF I2S 0x4006_D000 0x4006_DFFF 予約 0x4006_E000 0x4006_EFFF SD-Card I/F 0x4006_F000 0x4006_FFFF GPIO 0x4007_0000 0x4007_FFFF 予約 0x4008_0000 0x4008_0FFF Programmable-CRC 0x4008_1000 0x41FF_FFFF 0x200E_0000 0x200E_FFFF AHB 予約 0xD000_0000 0xDFFF_FFFF AHB High-Speed Quad SPI 制御レジスタ March 20, 2015, S6E2C1-E_DS709-00045-1v0-J CONFIDENTIAL バス 予約 91 D a t a S h e e t 13. 各 CPU ステートにおける端子状態 端子の状態として使用している語句は、以下の意味を持ちます。  INITX=0 INITX 端子が L レベルの期間です。  INITX=1 INITX 端子が H レベルの期間です。  SPL=0 スタンバイモードコントロールレジスタ(STB_CTL)のスタンバイ端子レベル設定ビット(SPL)が"0" に設定された状態です。  SPL=1 スタンバイモードコントロールレジスタ(STB_CTL)のスタンバイ端子レベル設定ビット(SPL)が"1" に設定された状態です。  入力可 入力機能が使用可能な状態です。  内部入力"0"固定 入力機能が使用できない状態です。内部入力は"L"に固定されます。  Hi-Z 端子駆動用トランジスタを駆動禁止状態にし、端子を Hi-Z にします。  設定不可 設定できません。  直前状態保持 本モードに遷移する直前の状態を保持します。 内蔵されている周辺機能が動作中であれば、その周辺機能に従います。 ポートとして使用している場合は、その状態を保持します。  アナログ入力可 アナログ入力が許可されています。  トレース出力 トレース機能が使用可能な状態です。  GPIO 選択 ディープスタンバイモード時、汎用 I/O ポートに切り換わります。  設定禁止 仕様制限により設定禁止です。 92 CONFIDENTIAL S6E2C1-E_DS709-00045-1v0-J, March 20, 2015 D a t a S h e e t 端子状態一覧表 パワーオン 端 リセット 子 または 状 グループ 低電圧検出 態 機能名 状態 デバイス内 ランモード タイマモード, INITX 部 または RTC モード リセット状 スリープ または 態 モード状態 ストップモード状態 電源安定 電源安定 電源不安定 式 ‐ INITX=0 INITX=1 INITX=1 ‐ ‐ ‐ ‐ A 設定不可 RTC モード, 入力状態 形 GPIO 選択時 ディープスタンバイ 電源安定 設定不可 設定不可 または ディープスタンバイ ストップモード状態 INITX=1 SPL=0 直前状態 直前状態 保持 保持 入力可 入力可 直前状態 直前状態 保持 保持 直前状態 直前状態 保持 保持 ディープ スタンバイ モード復帰 直後状態 電源安定 電源安定 INITX=1 INITX=1 SPL=1 SPL=0 SPL=1 Hi-Z/ GPIO 選択 Hi-Z/ 内部入力 内部入力 内部入力 "0"固定 ”0”固定 ”0”固定 入力可 入力可 入力可 GPIO 選択 メイン水晶 発振入力端子/ 外部メイン 入力可 入力可 入力可 設定不可 設定不可 設定不可 入力可 クロック入力 選択時 GPIO 選択時 外部メイン クロック入力 B 設定不可 設定不可 設定不可 選択時 Hi-Z/ GPIO 選択 Hi-Z/ 内部入力 内部入力 内部入力 "0"固定 "0"固定 "0"固定 Hi-Z/ 内部入力 "0"固定 直前状態 保持 Hi-Z/ 内部入力 "0"固定 GPIO 選択 直前状態 保持 Hi-Z/ メイン水晶 発振出力端子 内部入力 Hi-Z/ Hi-Z/ 直前状態保持/ "0"固定 内部入力 内部入力 発振停止時*1 は Hi-Z/ または "0"固定 "0"固定 内部入力"0"固定 プルアップ/ プルアップ/ プルアップ/ プルアップ/ プルアップ/ プルアップ/ プルアップ/ プルアップ/ 入力可 入力可 入力可 入力可 入力可 入力可 入力可 入力可 入力可 C D INITX プルアップ/ 入力端子 入力可 モード 入力可 入力可 入力可 入力可 入力可 入力可 入力可 入力可 入力可 入力可 入力可 入力可 入力可 入力可 入力可 入力可 入力可 入力可 GPIO 選択時 設定不可 設定不可 設定不可 直前状態 直前状態 Hi-Z/ 保持 保持 入力可 NMIX 選択時 設定不可 設定不可 設定不可 入力端子 モード 入力端子 E 上記以外の F リソース選択時 Hi-Z GPIO 選択時 JTAG 選択時 Hi-Z Hi-Z/ Hi-Z/ 入力可 入力可 プルアップ/ プルアップ/ 入力可 入力可 G GPIO 選択時 設定不可 設定不可 March 20, 2015, S6E2C1-E_DS709-00045-1v0-J CONFIDENTIAL 設定不可 GPIO 選択 Hi-Z/ 入力可 直前状態 直前状態 保持 直前状態 直前状態 保持 保持 保持 WKUP Hi-Z/ 内部入力 GPIO 選択 入力可 Hi-Z/ WKUP 入力可 GPIO 選択 直前状態 直前状態 保持 "0"固定 直前状態 直前状態 保持 直前状態 保持 直前状態 保持 保持 保持 Hi-Z/ GPIO 選択 Hi-Z/ 内部入力 内部入力 内部入力 "0"固定 "0"固定 "0"固定 GPIO 選択 93 D a t a S h e e t パワーオン 端 リセット 子 または 状 グループ 低電圧検出 態 機能名 状態 デバイス内 ランモード タイマモード, INITX 部 または RTC モード 入力状態 リセット状 スリープ または 態 モード状態 ストップモード状態 電源安定 電源安定 形 電源不安定 式 ‐ INITX=0 INITX=1 INITX=1 ‐ ‐ ‐ ‐ プルアップ/ 入力可 JTAG 選択時 H Hi-Z 電源安定 設定不可 設定不可 GPIO 選択時 ストップモード状態 モード復帰 直後状態 電源安定 電源安定 INITX=1 INITX=1 SPL=1 - プルアップ/ 直前状態 直前状態 直前状態 直前状態 入力可 保持 保持 保持 保持 設定不可 直前状態 直前状態 保持 保持 Hi-Z/ Hi-Z/ 直前状態 直前状態 入力可 入力可 保持 保持 アナログ出力 *2 選択時 外部割込み Hi-Z/ GPIO 選択 Hi-Z/ 内部入力 内部入力 内部入力 "0"固定 "0"固定 "0"固定 Hi-Z/ GPIO 選択 Hi-Z/ 内部入力 内部入力 内部入力 "0"固定 "0"固定 "0"固定 GPIO 選択 GPIO 選択 *3 直前状態 許可選択時 J ディープスタンバイ ディープ スタンバイ SPL=0 リソース選択時 Hi-Z または INITX=1 SPL=0 GPIO 選択時 I RTC モード, SPL=1 上記以外の リソース選択時 ディープスタンバイ Hi-Z 上記以外の Hi-Z/ Hi-Z/ 直前状態 入力可 入力可 保持 保持 直前状態 保持 リソース選択時 GPIO 選択 Hi-Z/ 内部入力 内部入力 "0"固定 "0"固定 GPIO 選択 Hi-Z/ 内部入力 "0"固定 GPIO 選択時 外部割込み 許可選択時 K 設定不可 設定不可 上記以外の リソース選択時 Hi-Z 直前状態 設定不可 Hi-Z/ Hi-Z/ 入力可 入力可 保持 直前状態 直前状態 保持 保持 内部入力 選択時 L Hi-Z Hi-Z/ 内部入力 内部入力 "0"固定 "0"固定 GPIO 選択 "0"固定 GPIO 選択時 アナログ入力 Hi-Z/ GPIO 選択 Hi-Z/ Hi-Z/ Hi-Z/ Hi-Z/ Hi-Z/ Hi-Z/ Hi-Z/ Hi-Z/ 内部入力"0" 内部入力"0" 内部入力"0" 内部入力"0" 内部入力"0" 内部入力"0" 内部入力"0" 内部入力 固定/ 固定/ 固定/ 固定/ 固定/ 固定/ 固定/ "0"固定/ アナログ アナログ アナログ アナログ アナログ アナログ アナログ アナログ 入力可 入力可 入力可 入力可 入力可 入力可 入力可 入力可 設定不可 設定不可 直前状態 直前状態 保持 保持 上記以外の リソース選択 時 GPIO 選択時 94 CONFIDENTIAL 設定不可 Hi-Z/ GPIO 選択 Hi-Z/ 内部入力 内部入力 内部入力 "0"固定 "0"固定 "0"固定 GPIO 選択 S6E2C1-E_DS709-00045-1v0-J, March 20, 2015 D a t a S h e e t パワーオン 端 リセット 子 または 状 グループ 低電圧検出 態 機能名 状態 デバイス内 ランモード タイマモード, INITX 部 または RTC モード 入力状態 リセット状 スリープ または 態 モード状態 ストップモード状態 電源安定 電源安定 ディープスタンバイ RTC モード, または ディープスタンバイ ストップモード状態 ディープ スタンバイ モード復帰 直後状態 形 電源不安定 式 ‐ INITX=0 INITX=1 INITX=1 ‐ ‐ ‐ ‐ SPL=0 SPL=1 SPL=0 SPL=1 - Hi-Z/ Hi-Z/ Hi-Z/ Hi-Z/ Hi-Z/ Hi-Z/ Hi-Z/ Hi-Z/ 内部入力"0" 内部入力"0" 内部入力"0" 内部入力"0" 内部入力"0" 内部入力"0" 内部入力"0" 内部入力 固定/ 固定/ 固定/ 固定/ 固定/ 固定/ 固定/ "0"固定/ アナログ アナログ アナログ アナログ アナログ アナログ アナログ アナログ 入力可 入力可 入力可 入力可 入力可 入力可 入力可 入力可 GPIO 選択 Hi-Z/ Hi-Z/ 内部入力 内部入力 内部入力 "0"固定 "0"固定 アナログ入力 選択時 M Hi-Z 電源安定 INITX=1 外部割込み 直前状態 許可選択時 保持 上記以外の リソース選択時 設定不可 設定不可 設定不可 直前状態 直前状態 保持 保持 GPIO 選択時 アナログ入力 選択時 N GPIO 選択 Hi-Z Hi-Z/ Hi-Z/ Hi-Z/ Hi-Z/ Hi-Z/ Hi-Z/ Hi-Z/ 内部入力"0" 内部入力"0" 内部入力"0" 内部入力"0" 内部入力"0" 内部入力"0" 内部入力 固定/ 固定/ 固定/ 固定/ 固定/ 固定/ 固定/ "0"固定/ アナログ アナログ アナログ アナログ アナログ アナログ アナログ アナログ 入力可 入力可 入力可 入力可 入力可 入力可 入力可 入力可 出力 設定不可 設定不可 設定不可 直前状態 直前状態 保持 保持 GPIO 選択 Hi-Z/ Hi-Z/ 内部入力 内部入力 内部入力 "0"固定 "0"固定 GPIO 選択 "0"固定 GPIO 選択時 選択時 INITX=1 Hi-Z/ トレース アナログ入力 INITX=1 内部入力"0" 選択時 リソース選択時 電源安定 "0"固定 トレース 上記以外の 電源安定 Hi-Z Hi-Z/ Hi-Z/ Hi-Z/ Hi-Z/ Hi-Z/ Hi-Z/ Hi-Z/ Hi-Z/ 内部入力"0" 内部入力"0" 内部入力"0" 内部入力"0" 内部入力"0" 内部入力"0" 内部入力"0" 内部入力 固定/ 固定/ 固定/ 固定/ 固定/ 固定/ 固定/ "0"固定/ アナログ アナログ アナログ アナログ アナログ アナログ アナログ アナログ 入力可 入力可 入力可 入力可 入力可 入力可 入力可 入力可 トレース トレース 選択時 出力 外部割込み 直前状態 O 許可選択時 設定不可 設定不可 上記以外の リソース選択時 設定不可 直前状態 直前状態 保持 保持 保持 Hi-Z/ GPIO 選択 Hi-Z/ 内部入力 内部入力 "0"固定 "0"固定 GPIO 選択 内部入力 GPIO 選択時 March 20, 2015, S6E2C1-E_DS709-00045-1v0-J CONFIDENTIAL "0"固定 95 D a t a S h e e t パワーオン 端 リセット 子 または 状 グループ 低電圧検出 態 機能名 状態 デバイス内 ランモード タイマモード, INITX 部 または RTC モード 入力状態 リセット状 スリープ または 態 モード状態 ストップモード状態 電源安定 電源安定 ディープスタンバイ RTC モード, または ディープスタンバイ ストップモード状態 ディープ スタンバイ モード復帰 直後状態 形 電源不安定 式 ‐ INITX=0 INITX=1 INITX=1 ‐ ‐ ‐ ‐ SPL=0 SPL=1 SPL=0 SPL=1 - Hi-Z/ Hi-Z/ Hi-Z/ Hi-Z/ Hi-Z/ Hi-Z/ Hi-Z/ Hi-Z/ 内部入力"0" 内部入力"0" 内部入力"0" 内部入力"0" 内部入力"0" 内部入力"0" 内部入力"0" 内部入力 固定/ 固定/ 固定/ 固定/ 固定/ 固定/ 固定/ "0"固定/ アナログ アナログ アナログ アナログ アナログ アナログ アナログ アナログ 入力可 入力可 入力可 入力可 入力可 入力可 入力可 入力可 直前状態 WKUP 保持 入力可 Hi-Z/ GPIO 選択 Hi-Z/ 内部入力 内部入力 内部入力 "0"固定 "0"固定 "0"固定 アナログ入力 選択時 P Hi-Z 電源安定 INITX=1 WKUP 許可時 上記以外の 設定不可 設定不可 設定不可 リソース選択時 直前状態 直前状態 保持 保持 GPIO 選択時 設定不可 設定不可 直前状態 設定不可 INITX=1 INITX=1 許可選択時 上記以外の リソース選択時 Hi-Z Hi-Z/ Hi-Z/ 入力可 入力可 入力可 Hi-Z/ WKUP 入力可 Hi-Z/ WKUP 入力可 GPIO 選択 WKUP 入 力可 保持 外部割込み GPIO 選択時 電源安定 WKUP WKUP 許可時 Q 電源安定 直前状態 直前状態 保持 保持 GPIO 選択 Hi-Z/ Hi-Z/ 内部入力 内部入力 内部入力 "0"固定 "0"固定 GPIO 選択 "0"固定 *1: サブタイマモード, 低速 CR タイマモード, ストップモード, RTC モード, ディープスタンバイ RTC モード, ディープスタンバイストップモードは発振が停止します。 *2: タイマモード状態は直前状態保持、RTC モードまたはストップモード状態は GPIO 選択/内部入力”0”固定です。 *3: タイマモード状態は直前状態保持、RTC モードまたはストップモード状態は Hi-Z/内部入力”0”固定です。 *4: EPFR14.E_SPLC レジスタにより選択されている場合を指します。 96 CONFIDENTIAL S6E2C1-E_DS709-00045-1v0-J, March 20, 2015 D a t a S h e e t VBAT ドメイン端子状態一覧表 ランモー 端 VBAT 子 パワーオン 状 グループ 態 リセット デバイス ド タイマモード, INITX 内部 または RTC モード 入力状態 リセット スリープ または 状態 モード状 ストップモード状態 機能名 形 態 電源不安定 式 GPIO 選 択時 ディープ RTC モード, スタンバ または イモード ディープスタンバイ 復帰直後 ストップモード状態 状態 VBAT VBAT RTC RTC モード 状態 モード 復帰直後 状態 電源安定 電源安定 電源安定 電源安定 電源安定 電源安定 ‐ INITX=0 INITX=1 INITX=1 INITX=1 INITX=1 INITX=1 - - ‐ ‐ ‐ ‐ SPL=0 SPL=1 SPL=0 SPL=1 - - - 直前状 直前状 直前状 直前状 直前状 直前状 直前状 直前状 設定禁 態保持 態保持 態保持 態保持 態保持 態保持 態保持 態保持 止 入力可 入力可 入力可 入力可 入力可 入力可 入力可 入力可 直前状 直前状 直前状 直前状 直前状 直前状 直前状 直前状 設定禁 態保持 態保持 態保持 態保持 態保持 態保持 態保持 態保持 止 直前状 直前状 直前状 直前状 直前状 直前状 直前状 直前状 直前状 直前状 態保持 態保持 態保持 態保持 態保持 態保持 態保持 態保持 態保持 態保持 直前状 直前状 直前状 直前状 態保持/ 態保持/ 態保持/ 態保持/ 発振 発振 発振 発振 直前状 直前状 直前状 停止時 停止時 停止時 停止時 態保持 態保持 態保持 は Hi-Z * は Hi-Z * は Hi-Z* は Hi-Z * 設定不可 電源安定 ディープスタンバイ - サブ水晶 発振入力 S 端子/ 外部サブ 入力可 クロック 直前状 直前状 態保持 態保持 入力選択 時 GPIO 選択時 設定不可 - 外部サブ クロック T 入力選択 設定不可 時 Hi-Z/ サブ水晶 内部入力 発振出力 "0"固定 端子 または 直前状 直前状 直前状 態保持 態保持 態保持 入力可 リソース 選択時 U Hi-Z GPIO 直前状 直前状 直前状 直前状 直前状 直前状 直前状 直前状 直前状 直前状 態保持 態保持 態保持 態保持 態保持 態保持 態保持 態保持 態保持 態保持 選択時 *: WTOSCCNT レジスタの連携制御ビット(SOSCNTL)が”0”の場合は、直前状態保持。 WTOSCCNT レジスタの連携制御ビット(SOSCNTL)が”1”の場合は、ストップモード, ディープスタンバイストップ モード時に発振が停止します。 March 20, 2015, S6E2C1-E_DS709-00045-1v0-J CONFIDENTIAL 97 D a t a S h e e t 14. 電気的特性 14.1 絶対最大定格 項目 電源電圧 記号 *1 ,*2 定格値 最小 最大 VCC VSS - 0.5 VSS + 6.5 V VBAT VSS - 0.5 VSS + 6.5 V アナログ電源電圧 *1 ,*4 AVCC VSS - 0.5 VSS + 6.5 V アナログ基準電圧 *1 ,*4 AVRH VSS - 0.5 VSS + 6.5 V 電源電圧(VBAT) 入力電圧 *1 ,*3 *1 VI VSS - 0.5 VSS - 0.5 アナログ端子入力電圧 出力電圧 *1 *1 L レベル最大出力電流 L レベル平均出力電流 *5 *6 L レベル平均総出力電流 H レベル最大出力電流 H レベル平均出力電流 VSS - 0.5 VO VSS - 0.5 IOLAV *7 *5 *6 - - ∑IOL - ∑IOLAV - IOH IOHAV - - VCC + 0.5 (≦6.5 V) VSS + 6.5 VCC + 0.5 (≦6.5 V) VCC + 0.5 (≦6.5 V) V V 10 mA 4 mA タイプ 20 mA 8 mA タイプ 20 mA 10 mA タイプ 20 mA 12 mA タイプ 22.4 mA I2C Fm+ 4 mA 4 mA タイプ 8 mA 8 mA タイプ 10 mA 10 mA タイプ 12 mA 12 mA タイプ 20 mA I2C Fm+ 100 mA 50 mA - 10 mA 4 mA タイプ -20 mA 8 mA タイプ - 20 mA 10 mA タイプ - 20 mA 12 mA タイプ -4 mA 4 mA タイプ -8 mA 8 mA タイプ - 10 mA 10 mA タイプ - 12 mA 12 mA タイプ mA - - 100 - - 50 mA 消費電力 PD - 200 mW 保存温度 TSTG - 55 + 150 °C *7 5 V トレラント V ∑IOH H レベル平均総出力電流 備考 V ∑IOHAV H レベル最大総出力電流 CONFIDENTIAL VIA IOL L レベル最大総出力電流 98 単位 S6E2C1-E_DS709-00045-1v0-J, March 20, 2015 D a t a S h e e t *1: VSS = AVSS =0 V を基準にした値です。 *2: VCC は VSS - 0.5 V より低くなってはいけません。 *3: VBAT は VSS - 0.5 V より低くなってはいけません。 *4: 電源投入時 VCC + 0.5 V を超えてはいけません。 *5: 最大出力電流は、該当する端子 1 本のピーク値を規定します。 *6: 平均出力電流は、該当する端子 1 本に流れる電流の 100 ms の期間内での平均電流を規定します。 *7: 平均総出力電流は、該当する端子すべてに流れる電流の 100 ms の期間内での平均電流を規定します。 ＜注意事項＞ − 絶対最大定格を超えるストレス (電圧, 電流, 温度など) の印加は、半導体デバイスを破壊する 可能性があります。したがって、定格を一項目でも超えることのないようご注意ください。 March 20, 2015, S6E2C1-E_DS709-00045-1v0-J CONFIDENTIAL 99 D a t a S h e e t 14.2 推奨動作条件 項目 記号 条件 VCC 電源電圧(VBAT) アナログ電源電圧 動作温度 単位 最大 - 2.7 *3 5.5 V VBAT - 1.65 5.5 V AVCC - 2.7 5.5 V AVRH - *2 AVCC V 電源電圧 アナログ基準電圧 規格値 最小 AVRL - AVSS AVSS V ジャンクション温度 TJ - - 40 + 125 °C 周囲温度 TA - -40 *1 °C 備考 AVCC = VCC *1: 周囲温度(TA)の最大温度は、ジャンクション温度(TJ)を超えない範囲まで保証可能です。 周囲温度(TA)の計算式を以下に示します。 TA(Max) = TJ(Max) - Pd(Max) × θJA Pd: 消費電力(W) θJA: パッケージ熱抵抗(°C/W) Pd(Max) = VCC × ICC (Max) + Σ (IOL×VOL) + Σ ((VCC-VOH) × (- IOH)) IOL: L レベル出力電流 IOH: H レベル出力電流 VOL: L レベル出力電圧 VOH: H レベル出力電圧 *2: アナログ基準電圧は、コンペアクロック周期によって規格値が異なります。 詳細は「14.5 12 ビット A/D コンバータ」の章を参照してください。 *3: 電源電圧が最小値未満かつ低電圧リセット/割込み検出電圧以上の間は、内蔵高速 CR クロック(メイン PLL 使用含む)または内蔵低速 CR クロックでの命令実行と低電圧検出のみ動作可能です。 各パッケージにおけるパッケージ熱抵抗と最大許容電力を以下に示します。 半導体デバイスは最大許容電力以下で動作が保証されます。 パッケージ熱抵抗と最大許容電力表 パッケージ 基板 最大許容電流(mW) 熱抵抗 θJA (°C/W) TA=+85°C TA=+105°C FPT-144P-M08 単層両面 48 833 417 (0.5 mm pitch) 4層 33 1212 606 FPT-176P-M07 単層両面 45 889 444 (0.5 mm pitch) 4層 31 1290 645 FPT-216P-M01 単層両面 46 870 435 625 (0.4 mm pitch) LBE192 (0.8 mm pitch) 4層 32 1250 単層両面 - - - 4層 35 1143 571 ＜注意事項＞ 1. 推奨動作条件は、半導体デバイスの正常な動作を確保するための条件です。電気的特性の規格値は、 すべてこの条件の範囲内で保証されます。常に推奨動作条件下で使用してください。 2. この条件を超えて使用すると、信頼性に悪影響を及ぼすことがあります。 3. データシートに記載されていない項目, 使用条件, 論理の組合せでの使用は、保証していません。 4. 記載されている以外の条件での使用をお考えの場合は、必ず事前に営業部門までご相談ください。 100 CONFIDENTIAL S6E2C1-E_DS709-00045-1v0-J, March 20, 2015 D a t a S h e e t 消費電力(Pd)の算出方法 消費電力は以下の式で表されます。 Pd = VCC × ICC + Σ (IOL × VOL) + Σ ((VCC - VOH) × (- IOH)) IOL: L レベル出力電流 IOH: H レベル出力電流 VOL: L レベル出力電圧 VOH: H レベル出力電圧 ICC はデバイス内で消費される電流です。 以下に分解できます。 ICC = ICC(INT) + ΣICC(IO) ICC(INT): レギュレータを通して内部 Logic, メモリなどで消費される電流 ΣICC(IO): 出力端子にて消費される電流(I/O スイッチング電流)の合計 ICC(INT)については「3.直流規格」の「(1)電流規格」によって予測できます (本規格の値は端子固定時の値 のため、ICC(IO)は含んでいません)。 ICC(IO)についてはお客様のシステムに依存します。 以下の計算式により算出してください。 ICC(IO) = (CINT + CEXT) × VCC × fsw CINT: CEXT: fSW: 端子内部負荷容量 出力端子の外部負荷容量 端子スイッチング周波数 項目 端子内部負荷容量 記号 CINT 条件 容量値 4 mA タイプ 1.93 pF 8 mA タイプ 3.45 pF 12 mA タイプ 3.42 pF お客様ご自身で消費電力を評価可能な場合には、ICC(Max)の値は以下のように算出してください。 (1) 常温(+25°C)にて電流値 ICC(Typ)を測定 (2) ICC(Typ)の値に動作時最大リーク電流値 ICC(leak_max)を加算 ICC(Max) = ICC(Typ) + ICC(leak_max) 項目 動作時最大リーク電流 March 20, 2015, S6E2C1-E_DS709-00045-1v0-J CONFIDENTIAL 記号 ICC(leak_max) 条件 電流値 TJ= +125°C 79.2 mA TJ= +105°C 39.4 mA TJ= +85°C 26.5 mA 101 D a t a S h e e t 電流説明図 Pd = VCC×ICC + Σ(IOL×VOL)＋Σ((VCC-VOH)×(－IOH)) ICC = ICC(INT)＋ΣICC(IO) VCC A ICC Chip ICC(INT) ΣICC(IO) A Regulator VOL V A ・・・ V IOL VOH ・・・ RAM Logic ICC(IO) CEXT ・・・ 102 CONFIDENTIAL S6E2C1-E_DS709-00045-1v0-J, March 20, 2015 IOH D a t a S h e e t 14.3 直流規格 14.3.1 電流規格 Table 14-1 通常動作(PLL)の標準と最大の消費電流 項目 電源電流 記号 ICC 端子名 VCC 条件 周波数 規格値 *4 標準 *1 最大 *2 単位 備考 200 MHz 110 215 mA 192 MHz 106 210 mA 180 MHz 100 202 mA 160 MHz 90 190 mA 144 MHz 82 179 mA 120 MHz 69 162 mA *3 100 MHz 58 148 mA 周辺クロック 80 MHz 47 133 mA すべて ON 時 60 MHz 37 119 mA 40 MHz 26 105 mA 20 MHz 15 90 mA 8 MHz 8.4 81.9 mA 通常動作*5 4 MHz 6.3 79.1 mA (PLL) 200 MHz 64 159 mA 192 MHz 61 156 mA 180 MHz 58 151 mA 160 MHz 53 144 mA 144 MHz 48 137 mA 120 MHz 40 127 mA *3 100 MHz 35 119 mA 周辺クロック 80 MHz 28 110 mA すべて OFF 時 60 MHz 22 102 mA 40 MHz 16 93 mA 20 MHz 10 84 mA 8 MHz 6.1 79.2 mA 4 MHz 4.9 77.5 mA *1: TA=+25°C, VCC=3.3 V *2: TJ=+125°C, VCC=5.5 V *3: 全ポート固定時 *4: 周波数は HCLK の値です。PCLK0=PCLK1=PCLK2=HCLK/2 *5: 水晶振動子(4 MHz)使用時(発振回路の消費電流を含む) March 20, 2015, S6E2C1-E_DS709-00045-1v0-J CONFIDENTIAL 103 D a t a S h e e t Table 14-2 通常動作(PLL 以外)の標準と最大の消費電流 項目 記号 端子名 条件 周波数*4 規格値 標準 *1 最大 *2 単位 備考 *3 4.58 通常動作 *5 (メイン発振) 77.88 mA 周辺クロック すべて ON 時 4 MHz *3 3.78 76.85 mA 周辺クロック すべて OFF 時 *3 2.88 通常動作 (内蔵高速 CR) ICC mA 周辺クロック すべて ON 時 4 MHz *3 1.98 電源電流 76.18 75.05 mA 周辺クロック すべて OFF 時 VCC *3 0.77 通常動作*6 (サブ発振) 73.38 mA 周辺クロック すべて ON 時 32 kHz *3 0.76 73.38 mA 周辺クロック すべて OFF 時 *3 0.81 通常動作 (内蔵低速 CR) 73.40 mA 周辺クロック すべて ON 時 100 kHz *3 0.78 73.40 mA 周辺クロック すべて OFF 時 *1: TA=+25℃, VCC=3.3 V *2: TJ=+125℃, VCC=5.5 V *3: 全ポート固定時 *4: 周波数は HCLK の値です。PCLK0=PCLK1=PCLK2=HCLK/2。 *5: 水晶振動子(4 MHz)使用時(発振回路の消費電流を含む) *6: 水晶振動子(32 kHz)使用時(発振回路の消費電流を含む) 104 CONFIDENTIAL S6E2C1-E_DS709-00045-1v0-J, March 20, 2015 D a t a S h e e t Table 14-3 Sleep 動作(PLL)の標準と最大の消費電流，PCLK0 = PCLK1 = PCLK2 = HCLK/2 のとき 項目 記号 端子名 条件 標準 *1 最大 *2 単位 備考 88 188 mA 192 MHz 85 184 mA 180 MHz 80 178 mA 160 MHz 72 164 mA 144 MHz 65 156 mA 120 MHz 55 144 mA *3 100 MHz 47 134 mA 周辺クロック Sleep 動作*6 80 MHz 38 124 mA すべて ON 時 (PLL) 60 MHz 30 114 mA 40 MHz 21 104 mA 20 MHz 12 93 mA 8 MHz 7.4 87.2 mA 4 MHz 5.8 85.2 mA 200 MHz 44 134 mA 192 MHz 42 132 mA 180 MHz 40 129 mA 160 MHz 36 123 mA 144 MHz 33 119 mA 120 MHz 28 113 mA *3 (PLL) ICCS 規格値 *4 200 MHz Sleep 動作*6 電源電流 周波数 VCC Sleep 動作*6 (PLL) 100 MHz 24 108 mA 周辺クロック Sleep 動作*6 80 MHz 20 103 mA すべて OFF 時 (PLL) 60 MHz 16 98 mA 40 MHz 12 93 mA 20 MHz 7.6 87.6 mA 8 MHz 5.2 84.7 mA 4 MHz 4.4 83.7 mA *1: TA=+25°C, VCC=3.3 V *2: TJ=+125°C, VCC=5.5 V *3: 全ポート固定時 *4: 周波数は HCLK の値です。PCLK0=PCLK1=PCLK2=HCLK/2。 *5: 周波数は HCLK の値です。PCLK0=PCLK1=PCLK2=HCLK。 *6: 水晶振動子(4 MHz)使用時(発振回路の消費電流を含む) March 20, 2015, S6E2C1-E_DS709-00045-1v0-J CONFIDENTIAL 105 D a t a S h e e t Table 14-4 Sleep 動作(PLL 以外)の標準と最大の消費電流，PCLK0 = PCLK1 = PCLK2 = HCLK/2 のとき 項目 記号 端子名 条件 周波数 規格値 *4 標準 *1 最大 *2 単位 備考 *3 3.4 Sleep 動作*5 (メイン発振) 82.6 mA 周辺クロック すべて ON 時 4 MHz *3 2.5 81.7 mA 周辺クロック すべて OFF 時 *3 2.5 Sleep 動作 (内蔵高速 CR) ICCS mA 周辺クロック すべて ON 時 4 MHz *3 1.7 電源電流 81.7 80.9 mA 周辺クロック すべて OFF 時 VCC *3 0.75 Sleep 動作*6 (サブ発振) 79.97 mA 周辺クロック すべて ON 時 32 kHz *3 0.74 79.96 mA 周辺クロック すべて OFF 時 *3 0.79 Sleep 動作 (内蔵低速 CR) 80.01 mA 周辺クロック すべて ON 時 100 kHz *3 0.76 79.98 mA 周辺クロック すべて OFF 時 *1: TA=+25℃, VCC=3.3 V *2: TJ=+125℃, VCC=5.5 V *3: 全ポート固定時 *4: 周波数は HCLK の値です。PCLK0=PCLK1=PCLK2=HCLK/2。 *5: 水晶振動子(4 MHz)使用時(発振回路の消費電流を含む) *6: 水晶振動子(32 kHz)使用時(発振回路の消費電流を含む) 106 CONFIDENTIAL S6E2C1-E_DS709-00045-1v0-J, March 20, 2015 D a t a S h e e t Table 14-5 ストップモード, タイマモード, RTC モードの標準と最大の消費電流 項目 記号 端子名 条件 ストップモード ICCH タイマモード*5 (メイン発振) タイマモード (内蔵高速 CR) 電源電流 ICCT - 4 MHz 4 MHz VCC タイマモード*6 (サブ発振) タイマモード (内蔵低速 CR) ICCR 周波数 RTC モード*6 (サブ発振) 32 kHz 100 kHz 32 kHz 規格値 単位 標準*1 最大*2 0.56 3.01 mA - 27.03 mA - 39.92 mA 1.40 3.85 mA - 27.87 mA - 40.76 mA 0.95 3.40 mA - 27.42 mA - 40.31 mA 0.57 3.02 mA - 27.04 mA - 39.93 mA 0.58 3.03 mA - 27.05 mA - 39.94 mA 0.57 3.02 mA - 27.04 mA - 39.93 mA 備考 *3, *4 TA=+25°C *3, *4 TA=+85°C *3, *4 TA=+105°C *3, *4 TA=+25°C *3, *4 TA=+85°C *3, *4 TA=+105°C *3, *4 TA=+25°C *3, *4 TA=+85°C *3, *4 TA=+105°C *3, *4 TA=+25°C *3, *4 TA=+85°C *3, *4 TA=+105°C *3, *4 TA=+25°C *3, *4 TA=+85°C *3, *4 TA=+105°C *3, *4 TA=+25°C *3, *4 TA=+85°C *3, *4 TA=+105°C *1: VCC=3.3 V *2: VCC=5.5 V *3: 全ポート固定時 *4: LVD OFF 時 *5: 水晶振動子(4 MHz)使用時(発振回路の消費電流を含む) *6: 水晶振動子(32 kHz)使用時(発振回路の消費電流を含む) March 20, 2015, S6E2C1-E_DS709-00045-1v0-J CONFIDENTIAL 107 D a t a S h e e t Table 14-6 ディープスタンバイストップモード, ディープスタンバイ RTC モード, VBAT の標準と最大の消費電流 項目 記号 端子名 条件 周波数 ディープ スタンバイ ストップモード - 規格値 単位 標準*1 最大*2 96 248 μA - 3009 μA - 3889 μA 106 259 μA - 3020 μA - 3900 μA 96 248 μA - 3009 μA - 3889 μA 106 259 μA - 3020 μA - 3900 μA 0.0058 0.1 μA - 1.4 μA - 3.3 μA 1.0 1.8 μA - 3.2 μA - 5.1 μA (RAM OFF 時) ICCHD ディープ スタンバイ ストップモード - (RAM ON 時) VCC ディープ スタンバイ RTC モード*6 備考 *3, *4 TA=+25°C *3, *4 TA=+85°C *3, *4 TA=+105°C *3, *4 TA=+25°C *3, *4 TA=+85°C *3, *4 TA=+105°C *3, *4 TA=+25°C *3, *4 TA=+85°C (RAM OFF 時) 電源電流 32kHz ICCRD ディープ スタンバイ RTC モード*6 (RAM ON 時) RTC 停止 ICCVBAT VBAT - RTC 動作*6 *3, *4 TA=+105°C *3, *4 TA=+25°C *3, *4 TA=+85°C *3, *4 TA=+105°C *3, *4, *5 TA=+25°C *3, *4, *5 TA=+85°C *3, *4, *5 TA=+105°C *3, *4 TA=+25°C *3, *4 TA=+85°C *3, *4 TA=+105°C *1: VCC=3.3 V *2: VCC=5.5 V *3: 全ポート固定時 *4: LVD OFF 時 *5: サブ発振 OFF 時 *6: 水晶振動子(32 kHz)使用時(発振回路の消費電流を含む) 108 CONFIDENTIAL S6E2C1-E_DS709-00045-1v0-J, March 20, 2015 D a t a S h e e t Table 14-7 低電圧検出回路の標準と最大の消費電流 項目 規格値 記号 端子名 条件 ICCLVD VCC 動作時 最小 標準 最大 - 4 7 単位 備考 低電圧 検出回路 (LVD) μA 割込み発生用 電源電流 ペリフェラル消費電流 クロック 系列 ペリフェラル 単位 GPIO 周波数(MHz) 50 100 200 全ポート 0.39 0.81 1.56 DMAC - 0.99 1.97 3.82 DSTC - 0.73 1.49 2.86 外バス I/F - 0.25 0.48 0.97 SD カード I/F - 0.74 1.47 2.90 I2S - 0.51 1.02 1.99 High-Speed Quad SPI - 0.48 0.97 1.49 プログラマブル CRC - 0.05 0.10 0.22 ベースタイマ 4ch. 0.21 0.42 0.83 多機能タイマ/PPG 1 unit/4ch. 0.83 1.65 3.25 クアッドカウンタ 1 unit 0.07 0.13 0.27 A/DC 1 unit 0.31 0.60 1.17 マルチファンクションシリアル 1ch. 0.41 0.81 - HCLK mA March 20, 2015, S6E2C1-E_DS709-00045-1v0-J CONFIDENTIAL 備考 mA PCLK1 PCLK2 単位 mA 109 D a t a S h e e t 14.3.2 端子特性 (VCC = AVCC = 2.7V～5.5V, VSS = AVSS = 0V) 項目 記号 端子名 CMOS ヒステリシス 入力端子, MD0, MD1 MADATAxx H レベル 入力電圧 (ヒステリシス VIHS 入力) 5 V トレラント 入力端子 I2C Fm+兼用 入力端子 TTL シュミット 入力端子 CMOS ヒステリシス 入力端子, MD0, MD1 L レベル 入力電圧 (ヒステリシス 5 V トレラント VILS 入力端子 I2C Fm+兼用 入力) 入力端子 TTL シュミット 入力端子 条件 規格値 単位 最小 標準 最大 VCC×0.8 - VCC + 0.3 V 2.4 - VCC + 0.3 V - VCC×0.8 - VSS + 5.5 V - VCC×0.7 - VSS + 5.5 V - 2.0 - VCC+0.3 V VSS - 0.3 - VCC×0.2 V VSS - 0.3 - VCC×0.2 V - VSS - 0.3 - VCC×0.2 V - VSS - VCC×0.3 V - VSS - 0.3 - 0.8 V VCC - 0.5 - VCC V VCC - 0.5 - VCC V VCC – 0.5 - VCC V VCC - 0.5 - VCC V VCC - 0.5 - VCC V VCC > 3.0 V VCC ≦3.6 V - 備考 外バス 使用時 VCC ≧ 4.5 V, 4mA タイプ IOH = - 4 mA VCC < 4.5 V, IOH = - 2 mA VCC ≧ 4.5 V, 8mA タイプ IOH = - 8 mA VCC < 4.5 V, IOH = - 4 mA VCC ≧ 4.5 V, H レベル 出力電圧 VOH 10mA タイプ IOH = - 10 mA VCC < 4.5 V, IOH = - 8 mA VCC ≧ 4.5 V, 12mA タイプ IOH = - 12 mA VCC < 4.5 V, IOH = - 8 mA VCC ≧ 4.5 V, I2C Fm+兼用 IOH = - 4 mA VCC < 4.5 V, GPIO 時 IOH = - 3 mA 110 CONFIDENTIAL S6E2C1-E_DS709-00045-1v0-J, March 20, 2015 D a t a S h e e t 項目 記号 端子名 条件 規格値 単位 最小 標準 最大 VSS - 0.4 V VSS - 0.4 V VCC – 0.5 - VCC V VSS - 0.4 V 備考 VCC ≧ 4.5 V, 4 mA タイプ IOL = 4 mA VCC < 4.5 V, IOL = 2 mA VCC ≧ 4.5 V, 8 mA タイプ IOL = 8 mA VCC < 4.5 V, IOL = 4 mA VCC ≧ 4.5 V, L レベル 出力電圧 10 mA タイプ VOL IOH = - 10 mA VCC < 4.5 V, IOH = - 8 mA VCC ≧ 4.5 V, 12 mA タイプ IOL = 12 mA VCC < 4.5 V, IOL = 8 mA VCC ≧ 4.5 V, IOL = 4 mA 2 I C Fm+兼用 VCC < 4.5 V, IOL = 3 mA GPIO 時 VSS - 0.4 V VCC ≦ 4.5 V, I2C Fm+時 IOL = 20 mA 入力リーク 電流 プルアップ 抵抗値 IIL RPU - - -5 - +5 プルアップ VCC ≧ 4.5 V 25 50 100 端子 VCC < 4.5 V 30 80 200 - - 5 15 μA kΩ VCC, VBAT, VSS, 入力容量 CIN AVCC, AVSS, pF AVRH 以外 March 20, 2015, S6E2C1-E_DS709-00045-1v0-J CONFIDENTIAL 111 D a t a S h e e t 14.4 交流規格 14.4.1 メインクロック入力規格 (VCC = AVCC = 2.7V～5.5V, VSS = AVSS = 0V, TA = - 40°C～+ 105°C) 項目 入力周波数 入力クロック周期 入力クロック パルス幅 入力クロック 立上り, 立下り時間 内部動作クロック*1 周波数 内部動作クロック*1 サイクル時間 記号 端子名 fCH tCYLH tCYCC tCYCP0 tCYCP1 tCYCP2 規格値 最小 最大 VCC≧4.5 V 4 48 VCC < 4.5 V 4 20 単位 備考 MHz 水晶発振子接続時 MHz 外部クロック時 ns 外部クロック時 VCC≧4.5 V 4 48 VCC < 4.5 V 4 20 X0, VCC≧4.5 V 20.83 250 X1 VCC < 4.5 V 50 250 45 55 % 外部クロック時 - - 5 ns 外部クロック時 - - - 200 MHz ベースクロック(HCLK/FCLK) - - - 100 MHz APB0 バスクロック*2 - - - 200 MHz APB1 バスクロック*2 - - - 100 MHz APB2 バスクロック*2 - - 5 - ns ベースクロック(HCLK/FCLK) - - 10 - ns APB0 バスクロック*2 - - 5 - ns APB1 バスクロック*2 - - 10 - ns APB2 バスクロック*2 PWH/tCYLH, tCF, tCR fCC fCP0 fCP1 fCP2 条件 PWL/tCYLH *1: 各内部動作クロックの詳細については、 『FM4 ファミリ ペリフェラルマニュアル 本編(MN709-00001)』の『CHAPTER 2-1: クロック』を参照してください。 *2: 各ペリフェラルが接続されている APB バスについては「10. ブロックダイヤグラム」を参照してください。 X0 112 CONFIDENTIAL S6E2C1-E_DS709-00045-1v0-J, March 20, 2015 D a t a S h e e t 14.4.2 サブクロック入力規格 (VBAT = 1.65V～5.5V, VSS = 0V) 項目 記号 入力周波数 端子名 1/tCYLL 入力クロック周期 tCYLL 入力クロックパルス幅 規格値 条件 X0A, X1A 備考 標準 最大 - - 32.768 - kHz 水晶発振接続時* - 32 - 100 kHz 外部クロック時 - 10 - 31.25 μs 外部クロック時 45 - 55 % 外部クロック時 PWH/tCYLL, - 単位 最小 PWL/tCYLL *: ご使用する水晶振動子については、 「9. デバイス使用上の注意」の「サブクロック用水晶振動子について」を参照し てください。 tCYLL 0.8 × VBAT 0.8 × VBAT X0A 0.2 × VBAT PWH 14.4.3 0.8 × VBAT 0.2 × VBAT PWL 内蔵 CR 発振規格 内蔵高速 CR (VCC = 2.7V～5.5V, VSS = 0V) 項目 記号 条件 クロック周波数 fCRH 周波数安定時間 tCRWT 規格値 単位 最小 標準 最大 TJ = - 40°C～+ 125°C 3 4 5 MHz - - - 30 μs 備考 非トリミング時 *1 *1: トリミング値設定後に高速 CR クロックの周波数が安定するまでの時間です。なお、トリミング値設定後、周波数 安定時間が経過するまでの期間も高速 CR クロックをソースクロックとして使用できます。 内蔵低速 CR (VCC = 2.7V～5.5V, VSS = 0V) 項目 クロック周波数 記号 条件 fCRL - March 20, 2015, S6E2C1-E_DS709-00045-1v0-J CONFIDENTIAL 規格値 最小 標準 最大 50 100 150 単位 備考 kHz 113 D a t a S h e e t メイン PLL の使用条件(PLL の入力クロックにメインクロックを使用) 14.4.4 (VCC = 2.7V～5.5V, VSS = 0V) 項目 PLL 発振安定待ち時間*1 (LOCK UP 時間) PLL 入力クロック周波数 PLL 逓倍率 PLL マクロ発振クロック周波数 メイン PLL クロック周波数*2 記号 規格値 単位 最小 標準 最大 tLOCK 100 - - μs fPLLI fPLLO 4 - 16 MHz 13 - 100 逓倍 200 - 400 MHz fCLKPLL - - 200 MHz 備考 *1: PLL の発振が安定するまでの待ち時間 *2: メイン PLL クロック(CLKPLL)の詳細については、 『FM4 ファミリ ペリフェラルマニュアル 本編(MN709-00001)』 の『CHAPTER 2-1: クロック』を参照してください。 I2S 用 PLL の使用条件（PLL の入力クロックにメインクロックを使用） 14.4.5 (VCC = 2.7V～5.5V, VSS = 0V) 項目 PLL 発振安定待ち時間*1 (LOCK UP 時間) PLL 入力クロック周波数 PLL 逓倍率 PLL マクロ発振クロック周波数 I2S クロック周波数*2 記号 規格値 単位 備考 最小 標準 最大 tLOCK 100 - - μs fPLLI fPLLO 4 - 16 MHz 13 - 100 逓倍 200 384 MHz I2S 用 fCLKPLL - 12.288 MHz M 分周後の周波数 - *1: PLL の発振が安定するまでの待ち時間 *2: I2S クロックの詳細については、『FM4 ファミリ ペリフェラルマニュアル 通信マクロ編(MN709-00004)』の 『CHAPTER 7-1: I2S クロック生成』を参照してください。 114 CONFIDENTIAL S6E2C1-E_DS709-00045-1v0-J, March 20, 2015 D a t a S h e e t 14.4.6 メイン PLL の使用条件(メイン PLL の入力クロックに内蔵高速 CR ク ロックを使用) (VCC = 2.7V～5.5V, VSS = 0V) 項目 記号 単位 標準 最大 tLOCK 100 - - μs fPLLI fPLLO 3.8 4 4.2 MHz 50 - 95 逓倍 190 - 400 MHz fCLKPLL - - 200 MHz PLL 発振安定待ち時間*1 (LOCK UP 時間) PLL 入力クロック周波数 PLL 逓倍率 PLL マクロ発振クロック周波数 メイン PLL クロック周波数*2 規格値 最小 備考 *1: PLL の発振が安定するまでの待ち時間 *2: メイン PLL クロック(CLKPLL)の詳細については、 『FM4 ファミリ ペリフェラルマニュアル 本編(MN709-00001)』 の『CHAPTER 2-1: クロック』を参照してください。 ＜注意事項＞ − メイン PLL のソースクロックには、必ず周波数トリミングおよび温度トリミングを行った高速 CR クロック(CLKHC)を入力してください。 14.4.7 リセット入力規格 (VCC = 2.7V～5.5V, VSS = 0V) 項目 リセット入力時間 記号 tINITX 端子名 INITX March 20, 2015, S6E2C1-E_DS709-00045-1v0-J CONFIDENTIAL 規格値 条件 - 単位 最小 最大 500 - 備考 ns 115 D a t a S h e e t パワーオンリセットタイミング 14.4.8 (VCC = 2.7V～5.5V, VSS = 0V) 項目 記号 電源立上り時間 規格値 端子名 tVCCR 電源断時間 tOFF パワーオンリセット解除までの時間 tPRT VCC 単位 最小 最大 0 - ms 1 - ms 0.33 0.60 ms 備考 VCC_minimum VCC VDH_minimum 0.2V 0.2V 0.2V tVCCR tPRT Internal RST RST Active tOFF Release CPU Operation start 用語解説 − VCC_minimum: 推奨動作条件(VCC)の下限電圧 − VDH_minimum: 低電圧検出リセット解除電圧。 「14.7 低電圧検出特性」を参照してください。 14.4.9 GPIO 出力規格 (VCC = 2.7V～5.5V, VSS = 0V) 項目 記号 出力周波数 tPCYCLE 端子名 規格値 条件 単位 最小 最大 VCC ≧4.5 V - 50 MHz VCC < 4.5 V - 32 MHz 備考 Pxx* *: GPIO が対象です。 Pxx tPCYCLE 116 CONFIDENTIAL S6E2C1-E_DS709-00045-1v0-J, March 20, 2015 D a t a S h e e t 14.4.10 外バスタイミング 外バスクロック出力規格 (VCC = 2.7V～5.5V, VSS = 0V) 項目 記号 出力周波数 端子名 tCYCLE 規格値 条件 単位 最小 最大 - 50*2 MCLKOUT*1 備考 MHz *1: 外バスクロック出力(MCLKOUT)は HCLK の分周クロックです。 設定の詳細は『FM4 ファミリ ペリフェラルマニュアル 本編(MN709-00001)』の『CHAPTER 14: 外部バスインタ フェース』を参照してください。 *2: AHB バスクロックが 100 MHz を超えるときは 4 分周以上の設定で MCLKOUT を生成してください。 MCLK 0.8 × Vcc 0.8 × Vcc tCYCLE 外バス信号入出力規格 (VCC = 2.7V～5.5V, VSS = 0V) 項目 信号入力規格 記号 条件 規格値 単位 VIH 0.8 × VCC V VIL 0.2 × VCC V VOH 0.8 × VCC V VOL 0.2 × VCC V 備考 信号出力規格 入力信号 VIH VIL VIH VIL 出力信号 VOH VOL VOH VOL March 20, 2015, S6E2C1-E_DS709-00045-1v0-J CONFIDENTIAL 117 D a t a S h e e t セパレートバスアクセス 非同期 SRAM モード (VCC = 2.7V～5.5V, VSS = 0V) 項目 記号 MOEX 最小パルス幅 MCSX↓→アドレス tOEW tCSL – AV 出力遅延時間 MOEX↑→アドレス ホールド時間 MCSX↓→ tOEH - AX tCSL - OEL MOEX↓遅延時間 MOEX↑→ tOEH - CSH MCSX↑時間 MCSX↓→ tCSL - RDQML MDQM↓遅延時間 データセットアップ→ MOEX↑時間 MOEX↑→ データホールド時間 MWEX 最小パルス幅 MWEX↑→ アドレス出力遅延時間 MCSX↓→ tDS - OE tDH - OE tWEW tWEH - AX tCSL - WEL MWEX↓遅延時間 MWEX↑→ tWEH - CSH MCSX↑遅延時間 MCSX↓→ tCSL-WDQML MDQM↓遅延時間 MCSX↓→ tCSL-DX データ出力時間 MWEX↑→ データホールド時間 tWEH - DX 端子名 MOEX MCSX[7:0], MAD[24:0] MOEX, MAD[24:0] MOEX, MCSX[7:0] MCSX, MDQM[3:0] MOEX, MADATA[31:0] MOEX, MADATA[31:0] MWEX MWEX, MAD[24:0] MWEX, MCSX[7:0] MCSX, MDQM[3:0] MCSX, MADATA[31:0] MWEX, MADATA[31:0] 規格値 条件 単位 最小 最大 - MCLK×n-3 - ns - -9 +9 ns - 0 MCLK×m+9 ns - MCLK×m-9 MCLK×m+9 ns - 0 MCLK×m+9 ns - MCLK×m-9 MCLK×m+9 ns - 20 - ns - 0 - ns - MCLK×n-3 - ns - 0 MCLK×m+9 ns - MCLK×n-9 MCLK×n+9 ns - 0 MCLK×m+9 ns - MCLK×n-9 MCLK×n+9 ns - MCLK-9 MCLK+9 ns - 0 MCLK×m+9 ns 備考 ＜注意事項＞ − 外部負荷容量 CL= 30 pF 時 (m=0～15, n=1～16) 118 CONFIDENTIAL S6E2C1-E_DS709-00045-1v0-J, March 20, 2015 D a t a S h e e t tCYCLE MCLK tOEH-CSH tWEH-CSH MCSX[7:0] tCSL-AV MAD[24:0] tOEH-AX Address tWEH-AX tCSL-AV Address tCSL-OEL MOEX tOEW tCSL-WDQML tCSL-RDQML MDQM[3:0] tCSL-WEL tWEW MWEX MADATA[31:0] tDS-OE tDH-OE RD tWEH-DX WD Invalid tCSL-DX March 20, 2015, S6E2C1-E_DS709-00045-1v0-J CONFIDENTIAL 119 D a t a S h e e t セパレートバスアクセス 同期 SRAM モード (VCC = 2.7V～5.5V, VSS = 0V) 項目 記号 アドレス遅延時間 端子名 MCLK, tAV MAD[24:0] tCSL MCLK, MCSX 遅延時間 MCSX[7:0] tCSH tREL MCLK, MOEX 遅延時間 MOEX tREH データセットアップ→ MCLK↑時間 MCLK↑→ データホールド時間 MCLK, tDS MADATA[31:0] MCLK, tDH MADATA[31:0] 1 9 ns - 1 9 ns - 1 9 ns - 1 9 ns - 1 9 ns - 19 - ns - 0 - ns 1 9 ns tWEH MWEX - 1 9 ns tDQML MCLK, - 1 9 ns - 1 9 ns - MCLK+1 MCLK+18 ns - 1 18 ns MDQM[3:0] MCLK, tODS データホールド時間 - - tDQMH MCLK↑→ 最大 MCLK, MDQM[1:0]遅延時間 データ出力時間 単位 最小 tWEL MWEX 遅延時間 MCLK↑→ 規格値 条件 MADATA[31:0] MCLK, tOD MADATA[31:0] 備考 ＜注意事項＞ − 外部負荷容量 CL= 30 pF 時 tCYCLE MCLK tCSL tCSH MCSX[7:0] tAV tAV Address MAD[24:0] Address tREL tREH tDQML tDQMH MOEX tDQML tDQMH tWEL tWEH MDQM[3:0] MWEX tDS tDH tOD MADATA[31:0] RD WD Invalid tODS 120 CONFIDENTIAL S6E2C1-E_DS709-00045-1v0-J, March 20, 2015 D a t a S h e e t マルチプレクスバスアクセス 非同期 SRAM モード (VCC = 2.7V～5.5V, VSS = 0V) 項目 記号 マルチプレクス tALE-CHMADV アドレス遅延時間 マルチプレクス アドレスホールド時間 tCHMADH 端子名 MALE, MAD[24:0] 規格値 条件 単位 最小 最大 - 0 10 ns - MCLK×n+0 MCLK×n+10 ns 備考 ＜注意事項＞ 外部負荷容量 CL= 30 pF 時 (m=0～15, n=1～16) − MCLK MCSX[7:0] MALE MAD [24:0] MOEX MDQM [3:0] MWEX MADATA[31:0] March 20, 2015, S6E2C1-E_DS709-00045-1v0-J CONFIDENTIAL 121 D a t a S h e e t マルチプレクスバスアクセス 同期 SRAM モード (VCC = 2.7V～5.5V, VSS = 0V) 項目 記号 MALE 遅延時間 端子名 規格値 条件 単位 最小 最大 tCHAL MCLK, - 1 9 tCHAH MALE - 1 9 - 1 tOD ns - 1 tOD ns 備考 MCLK↑→ マルチプレクス tCHMADV アドレス遅延時間 MCLK, MADATA[31:0] MCLK↑→ マルチプレクス tCHMADX データ出力時間 ＜注意事項＞ − 外部負荷容量 CL= 30 pF 時 MCLK MCSX[7:0] MALE MAD [24:0] MOEX MDQM [3:0] MWEX MADATA[31:0] 122 CONFIDENTIAL S6E2C1-E_DS709-00045-1v0-J, March 20, 2015 D a t a S h e e t NAND フラッシュモード (VCC = 2.7V～5.5V, VSS = 0V) 項目 記号 MNREX tNREW 最小パルス幅 データセットアップ→ MNREX↑時間 MNREX↑→ データホールド時間 MNALE↑→ tDS – NRE tDH – NRE tALEH - NWEL MNWEX 遅延時間 MNALE↓→ tALEL - NWEL MNWEX 遅延時間 MNCLE↑→ tCLEH - NWEL MNWEX 遅延時間 MNWEX↑→ tNWEH - CLEL MNCLE 遅延時間 MNWEX tNWEW 最小パルス幅 MNWEX↓→ tNWEL – DV データ出力時間 MNWEX↑→ データホールド時間 tNWEH – DX 端子名 MNREX MNREX, MADATA[31:0] MNREX, MADATA[31:0] MNALE, MNWEX MNALE, MNWEX MNCLE, MNWEX MNCLE, MNWEX MNWEX MNWEX, MADATA[31:0] MNWEX, MADATA[31:0] 規格値 条件 単位 最小 最大 - MCLK×n-3 - ns - 20 - ns - 0 - ns - MCLK×m-9 MCLK×m+9 ns - MCLK×m-9 MCLK×m+9 ns - MCLK×m-9 MCLK×m+9 ns - 0 MCLK×m+9 ns - MCLK×n-3 - ns - -9 9 ns - 0 MCLK×m+9 ns 備考 ＜注意事項＞ − 外部負荷容量 CL= 30 pF 時 (m=0～15, n=1～16) NAND フラッシュリード MCLK MNREX MADATA[31:0] March 20, 2015, S6E2C1-E_DS709-00045-1v0-J CONFIDENTIAL リード 123 D a t a S h e e t NAND フラッシュアドレスライト MCLK MNALE MNCLE MNWEX MADATA[31:0] ライト NAND フラッシュコマンドライト MCLK MNALE MNCLE MNWEX MADATA[31:0] 124 CONFIDENTIAL ライト S6E2C1-E_DS709-00045-1v0-J, March 20, 2015 D a t a S h e e t 外部 RDY 入力タイミング (VCC = 2.7V～5.5V, VSS = 0V) 項目 記号 端子名 MCLK↑ MCLK, MRDY 入力 tRDYI MRDY セットアップ時間 規格値 条件 - 単位 最小 最大 19 - 備考 ns  RDY 入力時 ··· MCLK Over 2cycle Original MOEX MWEX tRDYI MRDY  RDY 解除時 MCLK ··· ··· 2 cycles Extended MOEX MWEX MRDY March 20, 2015, S6E2C1-E_DS709-00045-1v0-J CONFIDENTIAL tRDYI 0.5×VCC 125 D a t a S h e e t SDRAM モード (VCC = 2.7V～3.6V, VSS = 0V) 項目 記号 出力周波数 tCYCSD アドレス遅延時間 tAOSD MSDCLK↑→ データ出力遅延時間 MSDCLK↑→ データ出力 Hi-Z 時間 tDOSD tDOZSD MDQM[3:0]遅延時間 tWROSD MCSX 遅延時間 tMCSSD MRASX 遅延時間 tRASSD MCASX 遅延時間 tCASSD MSDWEX 遅延時間 tMWESD MSDCKE 遅延時間 tCKESD データセットアップ時間 tDSSD データホールド時間 tDHSD 端子名 MSDCLK MSDCLK, MAD[15:0] MSDCLK, MADATA[31:0] MSDCLK, MADATA[31:0] MSDCLK, MDQM[1:0] MSDCLK, MCSX8 MSDCLK, MRASX MSDCLK, MCASX MSDCLK, MSDWEX MSDCLK, MSDCKE MSDCLK, MADATA[31:0] MSDCLK, MADATA[31:0] 規格値 条件 単位 最小 最大 - - 50 MHz - 2 12 ns - 2 12 ns - 2 19.5 ns - 1 12 ns - 2 12 ns - 2 12 ns - 2 12 ns - 2 12 ns - 2 12 ns - 19 - ns - 0 - ns 備考 ＜注意事項＞ − 外部負荷容量 CL= 30 pF 時 126 CONFIDENTIAL S6E2C1-E_DS709-00045-1v0-J, March 20, 2015 D a t a S h e e t SDRAM アクセス tCYCSD MSDCLK tAOSD Address MAD[24:0] MDQM[1:0] MCSX MRASX MCASX MSDWEX MSDCKE tWROSD tMCSSD tRASSD tCASSD tMWESD tCKESD tDSSD MADATA[15:0] tDOSD MADATA[15:0] March 20, 2015, S6E2C1-E_DS709-00045-1v0-J CONFIDENTIAL tDHSD RD tDOZSD WD 127 D a t a S h e e t 14.4.11 ベースタイマ入力タイミング タイマ入力タイミング (VCC = 2.7V～5.5V, VSS = 0V) 項目 記号 端子名 条件 tTIWH, tTIWL (ECK, TIN として 規格値 最小 最大 2tCYCP - 単位 備考 TIOAn/TIOBn 入力パルス幅 - ns 使用するとき) tTIWH tTIWL ECK VIHS TIN VIHS VILS VILS トリガ入力タイミング (VCC = 2.7V～5.5V, VSS = 0V) 項目 記号 端子名 条件 規格値 最小 最大 2tCYCP - 単位 備考 TIOAn/TIOBn 入力パルス幅 (TGIN として tTRGH, tTRGL - ns 使用するとき) tTRGH TGIN VIHS tTRGL VIHS VILS VILS ＜注意事項＞ − tCYCP は、APB バスクロックのサイクル時間です。 ベースタイマが接続されている APB バス番号については「10. ブロックダイヤグラム」を参照して ください。 128 CONFIDENTIAL S6E2C1-E_DS709-00045-1v0-J, March 20, 2015 D a t a S h e e t 14.4.12 CSIO タイミング 同期シリアル(SPI = 0, SCINV = 0) (VCC = 2.7V～5.5V, VSS = 0V) 項目 ボーレート シリアルクロック サイクルタイム SCK↓→SOT 遅延時間 SIN→SCK↑ SCK↑→SIN ホールド時間 シリアルクロック L パルス幅 シリアルクロック H パルス幅 SCK↓→SOT 遅延時間 SIN→SCK↑ tSCYC tSLOVI tSHIXI SCK↑→SIN ホールド時間 条件 VCC≧4.5 V VCC < 4.5 V 単位 最小 最大 最小 最大 - - 8 - 8 Mbps SCKx 4tCYCP - 4tCYCP - ns - 30 + 30 - 20 + 20 ns 50 - 30 - ns 0 - 0 - ns SCKx, SOTx 内部シフト SCKx, クロック動作 SINx SCKx, SINx tSLSH SCKx 2tCYCP - 10 - 2tCYCP - 10 - ns tSHSL SCKx tCYCP + 10 - tCYCP + 10 - ns - 50 - 30 ns 10 - 10 - ns 20 - 20 - ns SCKx - 5 - 5 ns SCKx - 5 - 5 ns tSLOVE tIVSHE セットアップ時間 SCK 立上り時間 端子名 tIVSHI セットアップ時間 SCK 立下り時間 記号 tSHIXE tF tR SCKx, SOTx 外部シフト SCKx, クロック動作 SINx SCKx, SINx ＜注意事項＞ − CLK 同期モード時の交流規格です。 − tCYCP は、APB バスクロックのサイクル時間です。 マルチファンクションシリアルが接続されている APB バス番号については「10. ブロックダイヤグ ラム」を参照してください。 − 本規格は同リロケート・ポート番号のみの保証です。 例えば SCLKx_0 と SOTx_1 の組み合わせは保証外です。 − 外部負荷容量 CL = 30 pF March 20, 2015, S6E2C1-E_DS709-00045-1v0-J CONFIDENTIAL 129 D a t a S h e e t tSCYC VOH SCK VOL VOL tSLOVI VOH VOL SOT tIVSHI VIH VIL SIN tSHIXI VIH VIL MS ビット = 0 tSLSH SCK VIH tF SOT SIN VIL tSHSL VIL VIH VIH tR tSLOVE VOH VOL tIVSHE VIH VIL tSHIXE VIH VIL MS ビット = 1 130 CONFIDENTIAL S6E2C1-E_DS709-00045-1v0-J, March 20, 2015 D a t a S h e e t 同期シリアル(SPI = 0, SCINV = 1) (VCC = 2.7V～5.5V, VSS = 0V) 項目 ボーレート シリアルクロック サイクルタイム SCK↑→SOT 遅延時間 SIN→SCK↓ SCK↓→SIN ホールド時間 シリアルクロック L パルス幅 シリアルクロック H パルス幅 SCK↑→SOT 遅延時間 SIN→SCK↓ 条件 - - - tSCYC SCKx tSHOVI tSLIXI SCK↓→SIN ホールド時間 SCKx, SOTx 内部シフト SCKx, クロック動作 SINx SCKx, SINx VCC≧4.5 V VCC < 4.5 V 単位 最小 最大 最小 最大 - 8 - 8 Mbps 4tCYCP - 4tCYCP - ns - 30 + 30 - 20 + 20 ns 50 - 30 - ns 0 - 0 - ns tSLSH SCKx 2tCYCP - 10 - 2tCYCP - 10 - ns tSHSL SCKx tCYCP + 10 - tCYCP + 10 - ns - 50 - 30 ns 10 - 10 - ns 20 - 20 - ns SCKx - 5 - 5 ns SCKx - 5 - 5 ns tSHOVE tIVSLE セットアップ時間 SCK 立上り時間 端子名 tIVSLI セットアップ時間 SCK 立下り時間 記号 tSLIXE tF tR SCKx, SOTx 外部シフト SCKx, クロック動作 SINx SCKx, SINx ＜注意事項＞ − CLK 同期モード時の交流規格です。 − tCYCP は、APB バスクロックのサイクル時間です。 マルチファンクションシリアルが接続されている APB バス番号については「10. ブロックダイヤグ ラム」を参照してください。 − 本規格は同リロケート・ポート番号のみの保証です。 例えば SCLKx_0 と SOTx_1 の組み合わせは保証外です。 − 外部負荷容量 CL = 30 pF March 20, 2015, S6E2C1-E_DS709-00045-1v0-J CONFIDENTIAL 131 D a t a S h e e t tSCYC VOH SCK VOH VOL tSHOVI VOH VOL SOT tIVSLI VIH VIL SIN tSLIXI VIH VIL MS ビット = 0 tSHSL SCK VIL tR SOT SIN tSLSH VIH VIH VIL VIL tF tSHOVE VOH VOL tIVSLE VIH VIL tSLIXE VIH VIL MS ビット = 1 132 CONFIDENTIAL S6E2C1-E_DS709-00045-1v0-J, March 20, 2015 D a t a S h e e t 同期シリアル(SPI = 1, SCINV = 0) (VCC = 2.7V～5.5V, VSS = 0V) 項目 ボーレート シリアルクロック サイクルタイム SCK↑→SOT 遅延時間 SIN→SCK↓ 記号 端子名 条件 - - - tSCYC SCKx tSHOVI tIVSLI セットアップ時間 SCK↓→SIN ホールド時間 tSLIXI SOT→SCK↓遅延時間 tSOVLI シリアルクロック L パルス幅 シリアルクロック H パルス幅 SCK↑→SOT 遅延時間 SIN→SCK↓ SCK↓→SIN ホールド時間 SCK 立下り時間 SCK 立上り時間 SOTx SCKx, 内部シフト SINx クロック動作 SCKx, SINx SCKx, SOTx 単位 最小 最大 最小 最大 - 8 - 8 Mbps 4tCYCP - 4tCYCP - ns - 30 + 30 - 20 + 20 ns 50 - 30 - ns 0 - 0 - ns 2tCYCP - 30 - 2tCYCP - 30 - ns tSLSH SCKx 2tCYCP - 10 - 2tCYCP - 10 - ns tSHSL SCKx tCYCP + 10 - tCYCP + 10 - ns - 50 - 30 ns 10 - 10 - ns 20 - 20 - ns SCKx - 5 - 5 ns SCKx - 5 - 5 ns tSHOVE tIVSLE セットアップ時間 SCKx, VCC≧4.5 V VCC < 4.5 V tSLIXE tF tR SCKx, SOTx 外部シフト SCKx, クロック動作 SINx SCKx, SINx ＜注意事項＞ − CLK 同期モード時の交流規格です。 − tCYCP は、APB バスクロックのサイクル時間です。 マルチファンクションシリアルが接続されている APB バス番号については「10. ブロックダイヤグ ラム」を参照してください。 − 本規格は同リロケート・ポート番号のみの保証です。 例えば SCLKx_0 と SOTx_1 の組み合わせは保証外です。 − 外部負荷容量 CL = 30 pF March 20, 2015, S6E2C1-E_DS709-00045-1v0-J CONFIDENTIAL 133 D a t a S h e e t tSCYC VOH SCK VOL SOT VOH VOL VOH VOL tIVSLI tSLIXI VIH VIL SIN VOL tSHOVI tSOVLI VIH VIL MS ビット = 0 tSLSH tSHSL SCK VIH SOT VIL VIH VIL tF *V tR VIH tSHOVE VOH VOL OH VOL SIN tIVSLE tSLIXE VIH VIL VIH VIL MS ビット = 1 *: TDR レジスタにデータをライトすると変化 134 CONFIDENTIAL S6E2C1-E_DS709-00045-1v0-J, March 20, 2015 D a t a S h e e t 同期シリアル(SPI = 1, SCINV = 1) (VCC = 2.7V～5.5V, VSS = 0V) 項目 ボーレート シリアルクロック サイクルタイム SCK↓→SOT 遅延時間 SIN→SCK↑ 記号 端子名 条件 - - - tSCYC SCKx tSLOVI tIVSHI セットアップ時間 SCK↑→SIN ホールド時間 tSHIXI SOT→SCK↑遅延時間 tSOVHI シリアルクロック L パルス幅 シリアルクロック H パルス幅 SCK↓→SOT 遅延時間 SIN→SCK↑ SCK↑→SIN ホールド時間 SCK 立下り時間 SCK 立上り時間 SOTx SCKx, 内部シフト SINx クロック動作 SCKx, SINx SCKx, SOTx 単位 最小 最大 最小 最大 - 8 - 8 Mbps 4tCYCP - 4tCYCP - ns - 30 + 30 - 20 + 20 ns 50 - 30 - ns 0 - 0 - ns 2tCYCP - 30 - 2tCYCP - 30 - ns tSLSH SCKx 2tCYCP - 10 - 2tCYCP - 10 - ns tSHSL SCKx tCYCP + 10 - tCYCP + 10 - ns - 50 - 30 ns 10 - 10 - ns 20 - 20 - ns SCKx - 5 - 5 ns SCKx - 5 - 5 ns tSLOVE tIVSHE セットアップ時間 SCKx, VCC≧4.5 V VCC < 4.5 V tSHIXE tF tR SCKx, SOTx 外部シフト SCKx, クロック動作 SINx SCKx, SINx ＜注意事項＞ − CLK 同期モード時の交流規格です。 − tCYCP は、APB バスクロックのサイクル時間です。 マルチファンクションシリアルが接続されている APB バス番号については「10. ブロックダイヤグ ラム」を参照してください。 − 本規格は同リロケート・ポート番号のみの保証です。 例えば SCLKx_0 と SOTx_1 の組み合わせは保証外です。 − 外部負荷容量 CL = 30 pF March 20, 2015, S6E2C1-E_DS709-00045-1v0-J CONFIDENTIAL 135 D a t a S h e e t tSCYC SCK VOH tSOVHI SOT tSLOVI VOH VOL VOH VOL tSHIXI tIVSHI VIH VIL SIN VOH VOL VIH VIL MS ビット = 0 VIL SOT SIN tSHSL tR SCK VIH tSLSH VIH VIL tF VIL VIH tSLOVE VOH VOL VOH VOL tIVSHE tSHIXE VIH VIL VIH VIL MS ビット = 1 136 CONFIDENTIAL S6E2C1-E_DS709-00045-1v0-J, March 20, 2015 D a t a S h e e t 同期シリアル チップセレクト使用時(SPI = 1, SCINV = 0, MS=0, CSLVL=1) (VCC = 2.7V ~ 5.5V, VSS = 0V) 項目 SCS↓→SCK↓セットアップ時間 SCK↑→SCS↑ホールド時間 記号 条件 tCSSI tCSHI 内部 SCS ディセレクト時間 tCSDI SCS↓→SCK↓セットアップ時間 tCSSE tCSHE tCSDE tDSE tDEE SCK↑→SCS↑ホールド時間 SCS ディセレクト時間 SCS↓→SOT 遅延時間 SCS↑→SOT 遅延時間 VCC≧4.5 V VCC < 4.5 V 単位 最小 最大 最小 最大 (*1)-50 (*1)+0 (*1)-50 (*1)+0 ns ns シフト (*2)+0 (*2)+50 (*2)+0 (*2)+50 クロック (*3)-50 (*3)+50 (*3)-50 (*3)+50 動作 +5tCYCP +5tCYCP +5tCYCP +5tCYCP 3tCYCP+30 - 3tCYCP+30 - ns 外部 シフト クロック 動作 ns 0 - 0 - ns 3tCYCP+30 - 3tCYCP+30 - ns - 40 - 40 ns 0 - 0 - ns (*1): CSSU ビット値×シリアルチップセレクトタイミング動作クロック周期[ns] (*2): CSHD ビット値×シリアルチップセレクトタイミング動作クロック周期[ns] (*3): CSDS ビット値×シリアルチップセレクトタイミング動作クロック周期[ns] ＜注意事項＞ − tCYCP は、APB バスクロックのサイクル時間です。 マルチファンクションシリアルが接続されている APB バス番号については「10. ブロックダイヤグ ラム」を参照してください。 − CSSU, CSHD, CSDS, シリアルチップセレクトタイミング動作クロックは『FM4 ファミリ ペリ フェラルマニュアル 本編(MN709-00001)』を参照してください。 − 外部負荷容量 CL = 30 pF March 20, 2015, S6E2C1-E_DS709-00045-1v0-J CONFIDENTIAL 137 D a t a S h e e t SCS 出力 tCSDI tCSSI tCSHI SCK 出力 SOT (SPI=0) SOT (SPI=1) SCS 入力 tCSDE tCSSE tCSHE SCK 入力 tDEE SOT (SPI=0) tDSE SOT (SPI=1) 138 CONFIDENTIAL S6E2C1-E_DS709-00045-1v0-J, March 20, 2015 D a t a S h e e t 同期シリアル チップセレクト使用時(SPI = 1, SCINV = 1, MS=0, CSLVL=1) (VCC = 2.7V ~ 5.5V, VSS = 0V) 項目 SCS↓→SCK↑セットアップ時間 SCK↓→SCS↑ホールド時間 記号 条件 tCSSI tCSHI 内部シフト SCS ディセレクト時間 tCSDI SCS↓→SCK↑セットアップ時間 tCSSE tCSHE tCSDE tDSE tDEE SCK↓→SCS↑ホールド時間 SCS ディセレクト時間 SCS↓→SOT 遅延時間 SCS↑→SOT 遅延時間 VCC≧4.5 V VCC < 4.5 V 単位 最小 最大 最小 最大 (*1)-50 (*1)+0 (*1)-50 (*1)+0 ns ns (*2)+0 (*2)+50 (*2)+0 (*2)+50 (*3)-50 (*3)+50 (*3)-50 (*3)+50 +5tCYCP +5tCYCP +5tCYCP +5tCYCP 3tCYCP+30 - 3tCYCP+30 - ns 外部シフト 0 - 0 - ns クロック 3tCYCP+30 - 3tCYCP+30 - ns 動作 - 40 - 40 ns 0 - 0 - ns クロック 動作 ns (*1): CSSU ビット値×シリアルチップセレクトタイミング動作クロック周期[ns] (*2): CSHD ビット値×シリアルチップセレクトタイミング動作クロック周期[ns] (*3): CSDS ビット値×シリアルチップセレクトタイミング動作クロック周期[ns] ＜注意事項＞ − tCYCP は、APB バスクロックのサイクル時間です。 マルチファンクションシリアルが接続されている APB バス番号については「10. ブロックダイヤグ ラム」を参照してください。 − CSSU, CSHD, CSDS, シリアルチップセレクトタイミング動作クロックは『FM4 ファミリ ペリ フェラルマニュアル 本編(MN709-00001)』を参照してください。 − 外部負荷容量 CL = 30 pF March 20, 2015, S6E2C1-E_DS709-00045-1v0-J CONFIDENTIAL 139 D a t a S h e e t SCS 出力 tCSDI tCSSI tCSHI SCK 出力 SOT (SPI=0) SOT (SPI=1) SCS 入力 tCSDE tCSSE tCSHE SCK 入力 tDEE SOT (SPI=0) tDSE SOT (SPI=1) 140 CONFIDENTIAL S6E2C1-E_DS709-00045-1v0-J, March 20, 2015 D a t a S h e e t 同期シリアル チップセレクト使用時(SPI = 1, SCINV = 0, MS=0, CSLVL=0) (VCC = 2.7V ~ 5.5V, VSS = 0V) 項目 記号 条件 tCSSI tCSHI 内部シフト SCK↑→SCS↓ホールド時間 SCS ディセレクト時間 tCSDI 動作 SCS↑→SCK↓セットアップ時間 tCSSE tCSHE tCSDE tDSE tDEE SCS↑→SCK↓セットアップ時間 SCK↑→SCS↓ホールド時間 SCS ディセレクト時間 SCS↑→SOT 遅延時間 SCS↓→SOT 遅延時間 VCC≧4.5 V VCC < 4.5 V 最小 (*1)-50 (*1)+0 (*1)-50 (*1)+0 ns (*2)+0 (*2)+50 (*2)+0 (*2)+50 ns (*3)-50 (*3)+50 (*3)-50 (*3)+50 +5tCYCP +5tCYCP +5tCYCP +5tCYCP 3tCYCP+30 - 3tCYCP+30 - ns 外部シフト 0 - 0 - ns クロック 3tCYCP+30 - 3tCYCP+30 - ns - 40 - 40 ns 0 - 0 - ns 動作 最大 単位 最大 クロック 最小 ns (*1): CSSU ビット値×シリアルチップセレクトタイミング動作クロック周期[ns] (*2): CSHD ビット値×シリアルチップセレクトタイミング動作クロック周期[ns] (*3): CSDS ビット値×シリアルチップセレクトタイミング動作クロック周期[ns] ＜注意事項＞ − tCYCP は、APB バスクロックのサイクル時間です。 マルチファンクションシリアルが接続されている APB バス番号については「10. ブロックダイヤグ ラム」を参照してください。 − CSSU, CSHD, CSDS, シリアルチップセレクトタイミング動作クロックは『FM4 ファミリ ペリ フェラルマニュアル 本編(MN709-00001)』を参照してください。 − 外部負荷容量 CL = 30 pF March 20, 2015, S6E2C1-E_DS709-00045-1v0-J CONFIDENTIAL 141 D a t a S h e e t tCSDI SCS 出力 tCSSI tCSHI SCK 出力 SOT (SPI=0) SOT (SPI=1) tCSDE SCS 入力 tCSSE tCSHE SCK 入力 tDEE SOT (SPI=0) SOT tDSE (SPI=1) 142 CONFIDENTIAL S6E2C1-E_DS709-00045-1v0-J, March 20, 2015 D a t a S h e e t 同期シリアル チップセレクト使用時(SPI = 1, SCINV = 1, MS=0, CSLVL=0) (VCC = 2.7V ~ 5.5V, VSS = 0V) 項目 記号 条件 tCSSI tCSHI 内部シフト SCK↓→SCS↓ホールド時間 SCS ディセレクト時間 tCSDI 動作 SCS↑→SCK↑セットアップ時間 tCSSE tCSHE tCSDE tDSE tDEE SCS↑→SCK↑セットアップ時間 SCK↓→SCS↓ホールド時間 SCS ディセレクト時間 SCS↑→SOT 遅延時間 SCS↓→SOT 遅延時間 VCC≧4.5 V VCC < 4.5 V 最小 (*1)-50 (*1)+0 (*1)-50 (*1)+0 ns (*2)+0 (*2)+50 (*2)+0 (*2)+50 ns (*3)-50 (*3)+50 (*3)-50 (*3)+50 +5tCYCP +5tCYCP +5tCYCP +5tCYCP 3tCYCP+30 - 3tCYCP+30 - ns 外部シフト 0 - 0 - ns クロック 3tCYCP+30 - 3tCYCP+30 - ns - 40 - 40 ns 0 - 0 - ns 動作 最大 単位 最大 クロック 最小 ns (*1): CSSU ビット値×シリアルチップセレクトタイミング動作クロック周期[ns] (*2): CSHD ビット値×シリアルチップセレクトタイミング動作クロック周期[ns] (*3): CSDS ビット値×シリアルチップセレクトタイミング動作クロック周期[ns] ＜注意事項＞ − tCYCP は、APB バスクロックのサイクル時間です。 マルチファンクションシリアルが接続されている APB バス番号については「10. ブロックダイヤグ ラム」を参照してください。 − CSSU, CSHD, CSDS, シリアルチップセレクトタイミング動作クロックは『FM4 ファミリ ペリ フェラルマニュアル 本編(MN709-00001)』を参照してください。 − 外部負荷容量 CL = 30 pF March 20, 2015, S6E2C1-E_DS709-00045-1v0-J CONFIDENTIAL 143 D a t a S h e e t tCSDI SCS 出力 tCSSI tCSHI SCK 出力 SOT (SPI=0) SOT (SPI=1) SCS 入力 tCSDE tCSSE tCSHE SCK 入力 tDEE SOT (SPI=0) SOT tDSE (SPI=1) 144 CONFIDENTIAL S6E2C1-E_DS709-00045-1v0-J, March 20, 2015 D a t a S h e e t 高速同期シリアル(SPI = 0, SCINV = 0) (VCC = 2.7V～5.5V, VSS = 0V) 項目 ボーレート シリアルクロック サイクルタイム SCK↓→SOT 遅延時間 SIN→SCK↑ SCK↑→SIN ホールド時間 シリアルクロック L パルス幅 シリアルクロック H パルス幅 SCK↓→SOT 遅延時間 SIN→SCK↑ 条件 - - - tSCYC SCKx tSLOVI tSHIXI SCK↑→SIN ホールド時間 SCKx, SOTx 内部シフト SCKx, クロック動作 SINx VCC≧4.5 V VCC < 4.5 V 単位 最小 最大 最小 最大 - 25 - 25 Mbps 4tCYCP - 4tCYCP - ns - 10 + 10 - 10 + 10 ns - 12.5 - ns 5 - 5 - ns 14 12.5* SCKx, SINx tSLSH SCKx 2tCYCP - 5 - 2tCYCP - 5 - ns tSHSL SCKx tCYCP + 10 - tCYCP + 10 - ns - 15 - 15 ns 5 - 5 - ns 5 - 5 - ns SCKx - 5 - 5 ns SCKx - 5 - 5 ns tSLOVE tIVSHE セットアップ時間 SCK 立上り時間 端子名 tIVSHI セットアップ時間 SCK 立下り時間 記号 tSHIXE tF tR SCKx, SOTx 外部シフト SCKx, クロック動作 SINx SCKx, SINx ＜注意事項＞ − CLK 同期モード時の交流規格です。 − tCYCP は、APB バスクロックのサイクル時間です。 マルチファンクションシリアルが接続されている APB バス番号については「10. ブロックダイヤグ ラム」を参照してください。 − 本規格は以下の端子のみの保証です。 ・チップセレクトなし: SIN4_0, SOT4_0, SCK4_0 ・チップセレクトあり: SIN6_0, SOT6_0, SCK6_0, SCS60_0, SCS61_0, SCS62_0, SCS63_0 − 外部負荷容量 CL = 30 pF 時 (*は CL=10 pF 時) March 20, 2015, S6E2C1-E_DS709-00045-1v0-J CONFIDENTIAL 145 D a t a S h e e t tSCYC VOH SCK VOL VOL tSLOVI VOH VOL SOT tIVSHI VIH VIL SIN tSHIXI VIH VIL MS ビット = 0 tSLSH SCK VIH tF SOT SIN VIL tSHSL VIL VIH VIH tR tSLOVE VOH VOL tIVSHE VIH VIL tSHIXE VIH VIL MS ビット = 1 146 CONFIDENTIAL S6E2C1-E_DS709-00045-1v0-J, March 20, 2015 D a t a S h e e t 高速同期シリアル(SPI = 0, SCINV = 1) (VCC = 2.7V～5.5V, VSS = 0V) 項目 ボーレート シリアルクロック サイクルタイム SCK↑→SOT 遅延時間 SIN→SCK↓ SCK↓→SIN ホールド時間 シリアルクロック L パルス幅 シリアルクロック H パルス幅 SCK↑→SOT 遅延時間 SIN→SCK↓ 条件 - - - tSCYC SCKx tSHOVI tSLIXI SCK↓→SIN ホールド時間 SCKx, SOTx 内部シフト SCKx, クロック動作 SINx VCC≧4.5 V VCC < 4.5 V 単位 最小 最大 最小 最大 - 25 - 25 Mbps 4tCYCP - 4tCYCP - ns - 10 + 10 - 10 + 10 ns - 12.5 - ns 5 - 5 - ns 14 12.5* SCKx, SINx tSLSH SCKx 2tCYCP - 5 - 2tCYCP - 5 - ns tSHSL SCKx tCYCP + 10 - tCYCP + 10 - ns - 15 - 15 ns 5 - 5 - ns 5 - 5 - ns SCKx - 5 - 5 ns SCKx - 5 - 5 ns tSHOVE tIVSLE セットアップ時間 SCK 立上り時間 端子名 tIVSLI セットアップ時間 SCK 立下り時間 記号 tSLIXE tF tR SCKx, SOTx 外部シフト SCKx, クロック動作 SINx SCKx, SINx ＜注意事項＞ − CLK 同期モード時の交流規格です。 − tCYCP は、APB バスクロックのサイクル時間です。 マルチファンクションシリアルが接続されている APB バス番号については「10. ブロックダイヤグ ラム」を参照してください。 − 本規格は以下の端子のみの保証です。 ・チップセレクトなし: SIN4_0, SOT4_0, SCK4_0 ・チップセレクトあり: SIN6_0, SOT6_0, SCK6_0, SCS60_0, SCS61_0, SCS62_0, SCS63_0 − 外部負荷容量 CL = 30 pF 時 (*は CL=10 pF 時) March 20, 2015, S6E2C1-E_DS709-00045-1v0-J CONFIDENTIAL 147 D a t a S h e e t tSCYC VOH SCK VOH VOL tSHOVI VOH VOL SOT tIVSLI VIH VIL SIN tSLIXI VIH VIL MS ビット = 0 tSHSL SCK VIL tR SOT SIN tSLSH VIH VIH VIL VIL tF tSHOVE VOH VOL tIVSLE VIH VIL tSLIXE VIH VIL MS ビット = 1 148 CONFIDENTIAL S6E2C1-E_DS709-00045-1v0-J, March 20, 2015 D a t a S h e e t 高速同期シリアル(SPI = 1, SCINV = 0) (VCC = 2.7V～5.5V, VSS = 0V) 項目 ボーレート シリアルクロック サイクルタイム SCK↑→SOT 遅延時間 SIN→SCK↓ 記号 端子名 条件 - - - tSCYC SCKx tSHOVI tIVSLI セットアップ時間 SCK↓→SIN ホールド時間 tSLIXI SOT→SCK↓遅延時間 tSOVLI シリアルクロック L パルス幅 シリアルクロック H パルス幅 SCK↑→SOT 遅延時間 SIN→SCK↓ SCK↓→SIN ホールド時間 SCK 立下り時間 SCK 立上り時間 SOTx 最大 最小 最大 - 25 - 25 Mbps 4tCYCP - 4tCYCP - ns - 10 + 10 - 10 + 10 ns - 12.5 - ns 5 - 5 - ns 2tCYCP - 10 - 2tCYCP - 10 - ns SCKx, 内部シフト 14 SINx クロック動作 12.5* SCKx, SINx SCKx, SOTx 単位 最小 tSLSH SCKx 2tCYCP - 5 - 2tCYCP - 5 - ns tSHSL SCKx tCYCP + 10 - tCYCP + 10 - ns - 15 - 15 ns 5 - 5 - ns 5 - 5 - ns SCKx - 5 - 5 ns SCKx - 5 - 5 ns tSHOVE tIVSLE セットアップ時間 SCKx, VCC≧4.5 V VCC < 4.5 V tSLIXE tF tR SCKx, SOTx 外部シフト SCKx, クロック動作 SINx SCKx, SINx ＜注意事項＞ − CLK 同期モード時の交流規格です。 − tCYCP は、APB バスクロックのサイクル時間です。 マルチファンクションシリアルが接続されている APB バス番号については「10. ブロックダイヤグ ラム」を参照してください。 本規格は以下の端子のみの保証です。 − ・チップセレクトなし: SIN4_0, SOT4_0, SCK4_0 ・チップセレクトあり: SIN6_0, SOT6_0, SCK6_0, SCS60_0, SCS61_0, SCS62_0, SCS63_0 − 外部負荷容量 CL = 30 pF 時 (*は CL=10 pF 時) March 20, 2015, S6E2C1-E_DS709-00045-1v0-J CONFIDENTIAL 149 D a t a S h e e t tSCYC VOH SCK VOL SOT VOH VOL VOH VOL tIVSLI tSLIXI VIH VIL SIN VOL tSHOVI tSOVLI VIH VIL MS ビット = 0 tSLSH tSHSL SCK VIH SOT VIL VIH VIL tF *V tR VIH tSHOVE VOH VOL OH VOL SIN tIVSLE tSLIXE VIH VIL VIH VIL MS ビット = 1 *: TDR レジスタにデータをライトすると変化 150 CONFIDENTIAL S6E2C1-E_DS709-00045-1v0-J, March 20, 2015 D a t a S h e e t 高速同期シリアル(SPI = 1, SCINV = 1) (VCC = 2.7V～5.5V, VSS = 0V) 項目 ボーレート シリアルクロック サイクルタイム SCK↓→SOT 遅延時間 SIN→SCK↑ 記号 端子名 条件 - - - tSCYC SCKx tSLOVI tIVSHI セットアップ時間 SCK↑→SIN ホールド時間 tSHIXI SOT→SCK↑遅延時間 tSOVHI シリアルクロック L パルス幅 シリアルクロック H パルス幅 SCK↓→SOT 遅延時間 SIN→SCK↑ SCK↑→SIN ホールド時間 SCK 立下り時間 SCK 立上り時間 SOTx 最大 最小 最大 - 25 - 25 Mbps 4tCYCP - 4tCYCP - ns - 10 + 10 - 10 + 10 ns - 12.5 - ns 5 - 5 - ns 2tCYCP - 10 - 2tCYCP - 10 - ns SCKx, 内部シフト 14 SINx クロック動作 12.5* SCKx, SINx SCKx, SOTx 単位 最小 tSLSH SCKx 2tCYCP - 5 - 2tCYCP - 5 - ns tSHSL SCKx tCYCP + 10 - tCYCP + 10 - ns - 15 - 15 ns 5 - 5 - ns 5 - 5 - ns SCKx - 5 - 5 ns SCKx - 5 - 5 ns tSLOVE tIVSHE セットアップ時間 SCKx, VCC≧4.5 V VCC < 4.5 V tSHIXE tF tR SCKx, SOTx 外部シフト SCKx, クロック動作 SINx SCKx, SINx ＜注意事項＞ − CLK 同期モード時の交流規格です。 − tCYCP は、APB バスクロックのサイクル時間です。 マルチファンクションシリアルが接続されている APB バス番号については「10. ブロックダイヤグ ラム」を参照してください。 − 本規格は以下の端子のみの保証です。 ・チップセレクトなし: SIN4_0, SOT4_0, SCK4_0 ・チップセレクトあり: SIN6_0, SOT6_0, SCK6_0, SCS60_0, SCS61_0, SCS62_0, SCS63_0 − 外部負荷容量 CL = 30 pF 時 (*は CL=10 pF 時) March 20, 2015, S6E2C1-E_DS709-00045-1v0-J CONFIDENTIAL 151 D a t a S h e e t tSCYC SCK VOH tSOVHI SOT tSLOVI VOH VOL VOH VOL tSHIXI tIVSHI VIH VIL SIN VOH VOL VIH VIL MS ビット = 0 VIL SOT SIN tSHSL tR SCK VIH tSLSH VIH VIL tF VIL VIH tSLOVE VOH VOL VOH VOL tIVSHE tSHIXE VIH VIL VIH VIL MS ビット = 1 152 CONFIDENTIAL S6E2C1-E_DS709-00045-1v0-J, March 20, 2015 D a t a S h e e t 高速同期シリアル チップセレクト使用時(SPI = 1, SCINV = 0, MS=0, CSLVL=1) (VCC = 2.7V ~ 5.5V, VSS = 0V) 項目 SCS↓→SCK↓セットアップ時間 SCK↑→SCS↑ホールド時間 記号 条件 tCSSI tCSHI 内部 SCS ディセレクト時間 tCSDI SCS↓→SCK↓セットアップ時間 tCSSE tCSHE tCSDE tDSE tDEE SCK↑→SCS↑ホールド時間 SCS ディセレクト時間 SCS↓→SOT 遅延時間 SCS↑→SOT 遅延時間 VCC≧4.5 V VCC < 4.5 V 単位 最小 最大 最小 最大 (*1)-20 (*1)+0 (*1)-20 (*1)+0 ns ns シフト (*2)+0 (*2)+20 (*2)+0 (*2)+20 クロック (*3)-20 (*3)+20 (*3)-20 (*3)+20 動作 +5tCYCP +5tCYCP +5tCYCP +5tCYCP 3tCYCP+15 - 3tCYCP+15 - ns 外部 シフト クロック 動作 ns 0 - 0 - ns 3tCYCP+15 - 3tCYCP+15 - ns - 25 - 25 ns 0 - 0 - ns (*1): CSSU ビット値×シリアルチップセレクトタイミング動作クロック周期[ns] (*2): CSHD ビット値×シリアルチップセレクトタイミング動作クロック周期[ns] (*3): CSDS ビット値×シリアルチップセレクトタイミング動作クロック周期[ns] ＜注意事項＞ − tCYCP は、APB バスクロックのサイクル時間です。 マルチファンクションシリアルが接続されている APB バス番号については「10. ブロックダイヤグ ラム」を参照してください。 − CSSU, CSHD, CSDS, シリアルチップセレクトタイミング動作クロックは『FM4 ファミリ ペリ フェラルマニュアル 本編(MN709-00001)』を参照してください。 − 外部負荷容量 CL = 30 pF 時 March 20, 2015, S6E2C1-E_DS709-00045-1v0-J CONFIDENTIAL 153 D a t a S h e e t SCS 出力 tCSDI tCSSI tCSHI SCK 出力 SOT (SPI=0) SOT (SPI=1) SCS 入力 tCSDE tCSSE tCSHE SCK 入力 tDEE SOT (SPI=0) tDSE SOT (SPI=1) 154 CONFIDENTIAL S6E2C1-E_DS709-00045-1v0-J, March 20, 2015 D a t a S h e e t 高速同期シリアル チップセレクト使用時(SPI = 1, SCINV = 1, MS=0, CSLVL=1) (VCC = 2.7V ~ 5.5V, VSS = 0V) 項目 SCS↓→SCK↑セットアップ時間 SCK↓→SCS↑ホールド時間 記号 条件 tCSSI tCSHI 内部シフト SCS ディセレクト時間 tCSDI SCS↓→SCK↑セットアップ時間 tCSSE tCSHE tCSDE tDSE tDEE SCK↓→SCS↑ホールド時間 SCS ディセレクト時間 SCS↓→SOT 遅延時間 SCS↑→SOT 遅延時間 VCC≧4.5 V VCC < 4.5 V 単位 最小 最大 最小 最大 (*1)-20 (*1)+0 (*1)-20 (*1)+0 ns ns (*2)+0 (*2)+20 (*2)+0 (*2)+20 (*3)-20 (*3)+20 (*3)-20 (*3)+20 +5tCYCP +5tCYCP +5tCYCP +5tCYCP 3tCYCP+15 - 3tCYCP+15 - ns 外部シフト 0 - 0 - ns クロック 3tCYCP+15 - 3tCYCP+15 - ns 動作 - 25 - 25 ns 0 - 0 - ns クロック 動作 ns (*1): CSSU ビット値×シリアルチップセレクトタイミング動作クロック周期[ns] (*2): CSHD ビット値×シリアルチップセレクトタイミング動作クロック周期[ns] (*3): CSDS ビット値×シリアルチップセレクトタイミング動作クロック周期[ns] ＜注意事項＞ − tCYCP は、APB バスクロックのサイクル時間です。 マルチファンクションシリアルが接続されている APB バス番号については「10. ブロックダイヤグ ラム」を参照してください。 − CSSU, CSHD, CSDS, シリアルチップセレクトタイミング動作クロックは『FM4 ファミリ ペリ フェラルマニュアル 本編(MN709-00001)』を参照してください。 − 外部負荷容量 CL = 30 pF 時 March 20, 2015, S6E2C1-E_DS709-00045-1v0-J CONFIDENTIAL 155 D a t a S h e e t SCS 出力 tCSDI tCSSI tCSHI SCK 出力 SOT (SPI=0) SOT (SPI=1) SCS 入力 tCSDE tCSSE tCSHE SCK 入力 tDEE SOT (SPI=0) tDSE SOT (SPI=1) 156 CONFIDENTIAL S6E2C1-E_DS709-00045-1v0-J, March 20, 2015 D a t a S h e e t 高速同期シリアル チップセレクト使用時(SPI = 1, SCINV = 0, MS=0, CSLVL=0) (VCC = 2.7V ~ 5.5V, VSS = 0V) 項目 記号 条件 tCSSI tCSHI 内部シフト SCK↑→SCS↓ホールド時間 SCS ディセレクト時間 tCSDI 動作 SCS↑→SCK↓セットアップ時間 tCSSE tCSHE tCSDE tDSE tDEE SCS↑→SCK↓セットアップ時間 SCK↑→SCS↓ホールド時間 SCS ディセレクト時間 SCS↑→SOT 遅延時間 SCS↓→SOT 遅延時間 VCC≧4.5 V VCC < 4.5 V 最小 (*1)-20 (*1)+0 (*1)-20 (*1)+0 ns (*2)+0 (*2)+20 (*2)+0 (*2)+20 ns (*3)-20 (*3)+20 (*3)-20 (*3)+20 +5tCYCP +5tCYCP +5tCYCP +5tCYCP 3tCYCP+15 - 3tCYCP+15 - ns 外部シフト 0 - 0 - ns クロック 3tCYCP+15 - 3tCYCP+15 - ns - 25 - 25 ns 0 - 0 - ns 動作 最大 単位 最大 クロック 最小 ns (*1): CSSU ビット値×シリアルチップセレクトタイミング動作クロック周期[ns] (*2): CSHD ビット値×シリアルチップセレクトタイミング動作クロック周期[ns] (*3): CSDS ビット値×シリアルチップセレクトタイミング動作クロック周期[ns] ＜注意事項＞ − tCYCP は、APB バスクロックのサイクル時間です。 マルチファンクションシリアルが接続されている APB バス番号については「10. ブロックダイヤグ ラム」を参照してください。 − CSSU, CSHD, CSDS, シリアルチップセレクトタイミング動作クロックは『FM4 ファミリ ペリ フェラルマニュアル 本編(MN709-00001)』を参照してください。 − 外部負荷容量 CL = 30 pF 時 March 20, 2015, S6E2C1-E_DS709-00045-1v0-J CONFIDENTIAL 157 D a t a S h e e t tCSDI SCS 出力 tCSSI tCSHI SCK 出力 SOT (SPI=0) SOT (SPI=1) tCSDE SCS 入力 tCSSE tCSHE SCK 入力 tDEE SOT (SPI=0) SOT tDSE (SPI=1) 158 CONFIDENTIAL S6E2C1-E_DS709-00045-1v0-J, March 20, 2015 D a t a S h e e t 高速同期シリアル チップセレクト使用時(SPI = 1, SCINV = 1, MS=0, CSLVL=0) (VCC = 2.7V ~ 5.5V, VSS = 0V) 項目 記号 条件 tCSSI tCSHI 内部シフト SCK↓→SCS↓ホールド時間 SCS ディセレクト時間 tCSDI 動作 SCS↑→SCK↑セットアップ時間 tCSSE tCSHE tCSDE tDSE tDEE SCS↑→SCK↑セットアップ時間 SCK↓→SCS↓ホールド時間 SCS ディセレクト時間 SCS↑→SOT 遅延時間 SCS↓→SOT 遅延時間 VCC≧4.5 V VCC < 4.5 V 最小 (*1)-20 (*1)+0 (*1)-20 (*1)+0 ns (*2)+0 (*2)+20 (*2)+0 (*2)+20 ns (*3)-20 (*3)+20 (*3)-20 (*3)+20 +5tCYCP +5tCYCP +5tCYCP +5tCYCP 3tCYCP+15 - 3tCYCP+15 - ns 外部シフト 0 - 0 - ns クロック 3tCYCP+15 - 3tCYCP+15 - ns - 40 - 40 ns 0 - 0 - ns 動作 最大 単位 最大 クロック 最小 ns (*1): CSSU ビット値×シリアルチップセレクトタイミング動作クロック周期[ns] (*2): CSHD ビット値×シリアルチップセレクトタイミング動作クロック周期[ns] (*3): CSDS ビット値×シリアルチップセレクトタイミング動作クロック周期[ns] ＜注意事項＞ − tCYCP は、APB バスクロックのサイクル時間です。 マルチファンクションシリアルが接続されている APB バス番号については「10. ブロックダイヤグ ラム」を参照してください。 − CSSU, CSHD, CSDS, シリアルチップセレクトタイミング動作クロックは『FM4 ファミリ ペリ フェラルマニュアル 本編(MN709-00001)』を参照してください。 − 外部負荷容量 CL = 30 pF 時 March 20, 2015, S6E2C1-E_DS709-00045-1v0-J CONFIDENTIAL 159 D a t a S h e e t tCSDI SCS 出力 tCSSI tCSHI SCK 出力 SOT (SPI=0) SOT (SPI=1) SCS 入力 tCSDE tCSSE tCSHE SCK 入力 tDEE SOT (SPI=0) SOT tDSE (SPI=1) 160 CONFIDENTIAL S6E2C1-E_DS709-00045-1v0-J, March 20, 2015 D a t a S h e e t 外部クロック(EXT = 1) : 非同期時のみ (VCC = 2.7V～5.5V, VSS = 0V) 項目 シリアルクロック L パルス幅 シリアルクロック H パルス幅 SCK 立下り時間 SCK 立上り時間 記号 tSLSH tSHSL tF tR CL = 30 pF tR V IL March 20, 2015, S6E2C1-E_DS709-00045-1v0-J VIH 単位 最小 最大 tCYCP + 10 - ns tCYCP + 10 - ns - 5 ns - 5 ns tSHSL SCK CONFIDENTIAL 規格値 条件 tF tSLSH VIH V IL 備考 V IL VIH 161 D a t a S h e e t 14.4.13 外部入力タイミング (VCC = 2.7V～5.5V, VSS = 0V) 項目 記号 端子名 条件 規格値 最小 最大 単位 A/D コンバータトリガ ADTGx FRCKx 入力 - 2tCYCP*1 - ns 入力パルス幅 DTTIxX INT00～INT31, NMIX WKUPx フリーランタイマ入力 クロック インプットキャプチャ ICxx tINH, tINL 備考 - 2tCYCP*1 - ns 波形ジェネレータ 2tCYCP + 100*1 - ns 外部割込み, 500*2 - ns 500*3 - ns - - NMI ディープスタンバイウェイク アップ *1: tCYCP は APB バスクロックのサイクル時間です(APB バスクロックがタイマモードまたはストップモードで停止する 場 合を除く)。多機能タイマ、外部割込みが接続されている APB バス番号については「10. ブロックダイヤグラム」を 参照してください。 *2: タイマモードとストップモード時 *3: ディープスタンバイ RTC モード，ディープスタンバイストップモード時 162 CONFIDENTIAL S6E2C1-E_DS709-00045-1v0-J, March 20, 2015 D a t a S h e e t 14.4.14 クアッドカウンタ タイミング (VCC = AVCC = 2.7V～5.5V, VSS = AVSS = 0V, TA = - 40°C～+ 105°C) 項目 AIN 端子 H 幅 AIN 端子 L 幅 BIN 端子 H 幅 BIN 端子 L 幅 AIN H レベルから BIN 立上りまでの時間 BIN H レベルから AIN 立下りまでの時間 AIN L レベルから BIN 立下りまでの時間 BIN L レベルから AIN 立上りまでの時間 BIN H レベルから AIN 立上りまでの時間 AIN H レベルから BIN 立下りまでの時間 BIN L レベルから AIN 立下りまでの時間 AIN L レベルから BIN 立上りまでの時間 ZIN 端子 H 幅 ZIN 端子 L 幅 ZIN レベル確定から AIN/BIN 立下り立上りまでの時間 AIN/BIN 立下り立上りから ZIN レベル確定までの時間 *: 規格値 記号 条件 tAHL tALL tBHL tBLL - tAUBU PC_Mode2 または PC_Mode3 tBUAD PC_Mode2 または PC_Mode3 tADBD PC_Mode2 または PC_Mode3 tBDAU PC_Mode2 または PC_Mode3 tBUAU PC_Mode2 または PC_Mode3 tAUBD PC_Mode2 または PC_Mode3 tBDAD PC_Mode2 または PC_Mode3 tADBU PC_Mode2 または PC_Mode3 tZHL tZLL QCR:CGSC="0" tZABE QCR:CGSC="1" tABEZ QCR:CGSC="1" 最小値 最大値 2tCYCP* - 単位 - ns QCR:CGSC="0" tCYCP は APB バスクロックのサイクル時間です (タイマモード, ストップモード時を除く)。クアッドカウンタが接続 されている APB バス番号については「10. ブロックダイヤグラム」を参照してください。 tALL tAHL AIN tAUBU tADBD tBUAD tBDAU BIN tBHL March 20, 2015, S6E2C1-E_DS709-00045-1v0-J CONFIDENTIAL tBLL 163 D a t a S h e e t tBLL tBHL BIN tBUAU tBDAD tAUBD tADBU AIN tAHL tALL ZIN ZIN AIN/BIN 164 CONFIDENTIAL S6E2C1-E_DS709-00045-1v0-J, March 20, 2015 D a t a S h e e t 14.4.15 I2C タイミング Standard-mode，Fast-mode (VCC = 2.7V～5.5V, VSS = 0V) 項目 SCL クロック周波数 記号 Standard-mode 条件 Fast-mode 単位 最小 最大 最小 最大 fSCL 0 100 0 400 kHz tHDSTA 4.0 - 0.6 - μs tLOW tHIGH 4.7 - 1.3 - μs 4.0 - 0.6 - μs tSUSTA 4.7 - 0.6 - μs 備考 (反復)「スタート」条件 ホールド時間 SDA↓→SCL↓ SCL クロック L 幅 SCL クロック H 幅 反復「スタート」条件 セットアップ時間 SCL↑→SDA↓ データホールド時間 SCL↓→SDA↓↑ データセットアップ時間 SDA↓↑→SCL↑ CL = 30 pF, tHDDAT *1 R = (Vp/IOL) 0 3.45 *2 0 0.9 *3 μs tSUDAT 250 - 100 - ns tSUSTO 4.0 - 0.6 - μs tBUF 4.7 - 1.3 - μs *4 - ns *4 - ns *4 - ns *4 - ns 「ストップ」条件 セットアップ時間 SCL↑→SDA↑ 「ストップ」条件と 「スタート」条件との間のバスフ リー時間 2 MHz ≦ tCYCP＜40 MHz 40 MHz ≦ ノイズフィルタ tSP tCYCP＜60 MHz 60 MHz ≦ tCYCP＜80 MHz 80 MHz ≦ tCYCP≦100 MHz 2 tCYCP 4 tCYCP *4 - 2 tCYCP *4 - 4 tCYCP *4 - 6 tCYCP *4 - 8 tCYCP *5 6 tCYCP 8 tCYCP *1: R, CL は SCL, SDA ラインのプルアップ抵抗、負荷容量です。Vp はプルアップ抵抗の電源電圧、IOL は VOL 保証電流 を示します。 *2: 最大 tHDDAT は少なくともデバイスの SCL 信号の L 区間(tLOW)を延長していないということを満たしていなければな りません。 *3: Fat-mode I2C バスデバイスは Standard-mode I2C バスシステムに使用できますが、要求される条件 tSUDAT≧250ns を満 足しなければなりません。 *4: tCYCP は、APB バスクロックのサイクル時間です。 I2C が接続されている APB バス番号については「10. ブロックダイヤグラム」を参照してください。 Standard-mode 使用時は、周辺バスクロックを 2 MHz 以上に設定してください。 Fast-mode 使用時は、周辺バスクロックを 8 MHz 以上に設定してください。 *5 : ノイズフィルタ時間はレジスタの設定により切り替えることができます。 APB バスクロック周波数に応じて、ノイズフィルタ段数の変更をしてください。 March 20, 2015, S6E2C1-E_DS709-00045-1v0-J CONFIDENTIAL 165 D a t a S h e e t Fast-mode plus(Fm+) (VCC = 2.7V～5.5V, VSS = 0V) 項目 SCL クロック周波数 記号 条件 Fast-mode plus(Fm+)*6 単位 最小 最大 fSCL 0 1000 kHz tHDSTA 0.26 - μs tLOW tHIGH 0.5 - μs 0.26 - μs tSUSTA 0.26 - μs 0 0.45*2, *3 μs tSUDAT 50 - ns tSUSTO 0.26 - μs tBUF 0.5 - μs 6 tCYCP*4 - ns 8 tCYCP*4 - ns 備考 (反復)「スタート」条件 ホールド時間 SDA↓→SCL↓ SCL クロック L 幅 SCL クロック H 幅 反復「スタート」条件 セットアップ時間 SCL↑→SDA↓ データホールド時間 SCL↓→SDA↓↑ データセットアップ時間 SDA↓↑→SCL↑ CL = 30 pF, tHDDAT R = (Vp/IOL)*1 「ストップ」条件 セットアップ時間 SCL↑→SDA↑ 「ストップ」条件と 「スタート」条件との間のバスフ リー時間 60 MHz ≦ ノイズフィルタ tSP tCYCP＜80 MHz 80 MHz ≦ tCYCP≦100 MHz *5 *1: R, CL は SCL, SDA ラインのプルアップ抵抗、負荷容量です。Vp はプルアップ抵抗の電源電圧、IOL は VOL 保証電流 を示します。 *2: 最大 tHDDAT は少なくともデバイスの SCL 信号の L 区間(tLOW)を延長していないということを満たしていなければな りません。 *3: Fast-mode I2C バスデバイスは Standard-mode I2C バスシステムに使用できますが、要求される条件 tSUDAT≧250ns を 満足しなければなりません。 *4: tCYCP は、APB バスクロックのサイクル時間です。 I2C が接続されている APB バス番号については「10. ブロックダイヤグラム」を参照してください。 Fast-mode plus(Fm+)使用時は、周辺バスクロックを 64 MHz 以上に設定してください。 *5 : ノイズフィルタ時間はレジスタの設定により切り替えることができます。 APB バスクロック周波数に応じて、ノイズフィルタ段数の変更をしてください。 *6 : Fast-mode plus (Fm+)使用時は、I/O 端子を EPFR レジスタにて I2C Fm+に対応したモードに設定してください。詳細 は『FM4 ファミリ ペリフェラルマニュアル 本編(MN709-00001)』の『CHAPTER 12: I/O ポート』の章を参照して ください。 SDA SCL 166 CONFIDENTIAL S6E2C1-E_DS709-00045-1v0-J, March 20, 2015 D a t a S h e e t 14.4.16 SD カードインタフェースタイミング Default-Speed mode  クロック CLK (規格は VIH, VIL レベルでの値となります。) (VCC = 2.7V～3.6V, VSS = 0V) 項目 記号 端子名 fPP S_CLK クロック周波数識別モード fOD S_CLK クロック低時間 tWL tWH tTLH tTHL S_CLK クロック周波数 データ転送モード クロック高時間 クロック立上り時間 クロック立下り時間 規格値 条件 CCARD≦10 pF 単位 最小 最大 0 25 MHz 0*/100 400 kHz 10 - ns S_CLK 10 - ns S_CLK - 10 ns S_CLK - 10 ns (1 card) *: 0 Hz はクロック停止を示します。継続動作させる場合、最小周波数となります。  Card 入力 CMD, DAT (クロックの項目を参照してください。) 項目 記号 入力セットアップ時間 tISU 入力ホールド時間 tIH 端子名 規格値 条件 S_CMD, S_DATA3:0 CCARD≦10 pF S_CMD, (1 card) S_DATA3:0 単位 最小 最大 5 - ns 5 - ns  Card 出力 CMD, DAT (クロックの項目を参照してください。) 項目 記号 データ転送モード時の tODLY 出力遅延時間 識別モード時の出力遅延時間 tODLY 端子名 規格値 条件 S_CMD, S_DATA3:0 CCARD≦40 pF S_CMD, (1 card) S_DATA3:0 14 ns 0 50 ns VIH VIL VIL tTLH tIH tISU S_CMD, S_DATA3:0 (Card Input) 0 VIH VIH tTHL 最大 tWH tWL S_CLK (SD Clock) VIH VIH VIL VIL tODLY(Min) tODLY(Max) S_CMD, S_DATA3:0 (Card Output) 単位 最小 VOH VOH VOL VOL Defalt-Speed Mode ＜注意事項＞ − 本製品は Host です。Card Input が Host Output, Card Output が Host Input に対応します。 − Clock 周波数(fPP)は『FM4 ファミリ ペリフェラルマニュアル 本編(MN709-00001)』の『CHAPTER 15: SD カードインタフェース』を参照してください。 March 20, 2015, S6E2C1-E_DS709-00045-1v0-J CONFIDENTIAL 167 D a t a S h e e t High-Speed mode  クロック CLK (規格は VIH, VIL レベルでの値となります。) (VCC = 2.7V～3.6V, VSS = 0V) 項目 クロック周波数 データ転送モード クロック低時間 クロック高時間 クロック立上り時間 クロック立下り時間 記号 端子名 fPP S_CLK tWL tWH tTLH tTHL S_CLK S_CLK 規格値 条件 単位 最小 最大 0 50 MHz CCARD≦10 pF 7 - ns (1 card) 7 - ns S_CLK - 3 ns S_CLK - 3 ns  Card 入力 CMD, DAT (クロックの項目を参照してください。) 項目 記号 入力セットアップ時間 tISU 入力ホールド時間 tIH 端子名 規格値 条件 S_CMD, S_DATA3:0 CCARD≦10 pF S_CMD, (1 card) S_DATA3:0 単位 最小 最大 6 - ns 2 - ns  Card 出力 CMD, DAT (クロックの項目を参照してください。) 項目 記号 データ転送モード時の tODLY 出力遅延時間 出力ホールド時間 tOH 配線間のシステム総容量 CL 端子名 条件 規格値 S_CMD, CCARD≦40 pF S_DATA3:0 (1 card) S_CMD, CCARD≧15 pF S_DATA3:0 (1 card) - 1 card 単位 最小 最大 0 14 ns 2.5 - ns - 40 pF *: 厳しいタイミングを満たすために、Host は 1 枚のカードのみ動作させるものとします。 tWH tWL S_CLK (SD Clock) 50%VCC VIH VIH tTHL VIL VIL 50%VCC tTLH tIH tISU S_CMD, S_DATA3:0 (Card Input) S_CMD, S_DATA3:0 (Card Output) tODLY(Max) VIH VIH VIH VIL VIL tOH(Min) VOH VOH VOL VOL High-Speed Mode ＜注意事項＞ − 本製品は Host です。Card Input が Host Output, Card Output が Host Input に対応します。 − Clock 周波数(fPP)は『FM4 ファミリ ペリフェラルマニュアル 本編(MN709-00001)』の『CHAPTER 15: SD カードインタフェース』を参照してください。 168 CONFIDENTIAL S6E2C1-E_DS709-00045-1v0-J, March 20, 2015 D a t a S h e e t 14.4.17 ETM タイミング (VCC = 2.7V～5.5V, VSS = 0V) 項目 記号 データホールド tETMH TRACECLK 条件 TRACECLK, VCC≧4.5 V 2 9 TRACED[3:0] VCC＜4.5 V 2 15 1/tTRACE 周波数 TRACECLK TRACECLK tTRACE クロック周期 規格値 端子名 最小 最大 単位 備考 ns VCC≧4.5 V 50 MHz VCC＜4.5 V 32 MHz VCC≧4.5 V 20 - ns VCC＜4.5 V 31.25 - ns ＜注意事項＞ − 外部負荷容量 CL=30 pF 時 HCLK TRACECLK TRACED[3:0] March 20, 2015, S6E2C1-E_DS709-00045-1v0-J CONFIDENTIAL 169 D a t a S h e e t 14.4.18 JTAG タイミング (VCC = 2.7V～5.5V, VSS = 0V) 項目 記号 TMS, TDI tJTAGS セットアップ時間 TMS, TDI tJTAGH ホールド時間 TDO 遅延時間 tJTAGD 端子名 条件 TCK, VCC≧4.5 V TMS, TDI VCC＜4.5 V TCK, VCC≧4.5 V TMS, TDI VCC＜4.5 V TCK, TDO 規格値 単位 最小 最大 15 - ns 15 - ns VCC≧4.5 V - 25 VCC＜4.5 V - 45 備考 ns ＜注意事項＞ − 外部負荷容量 CL = 30 pF TCK TMS/TDI TDO 170 CONFIDENTIAL S6E2C1-E_DS709-00045-1v0-J, March 20, 2015 D a t a S h e e t 14.4.19 I2S タイミング マスタモードタイミング (VCC = 2.7V～5.5V, VSS = 0V) 項目 出力周波数 出力クロックパルス幅 I2SCK→I2SWS 遅延時間 I2SCK→I2SDO 遅延時間* I2SDI→I2SCK 記号 端子名 条件 fMCYC tMHW tMLW I2SCK - I2SCK - tDFS I2SCK, I2SWS tDDO I2SCK, I2SDO tHSDI セットアップ時間 規格値 単位 最小 最大 - 12.288 MHz 45 55 % 45 55 % - 0 24.0 ns - 0 24.0 ns - 25.0 - ns - 0 - ns - - 5 ns - - 5 ns 備考 I2SCK, I2SDI I2SDI→I2SCK tHDI ホールド時間 入力信号立上り時間 入力信号立下り時間 tFI tFI I2SDI *: 送信フレームの最初のビットを除く ＜注意事項＞ − 外部負荷容量 CL = 20 pF − I2SWS=48 kHz, I2MCLK=256 × I2SWS 時。 フレーム同期信号(I2SWS)は、48 kHz, 32 kHz, 16 kHz を設定可能です。 詳細は、 『FM4 ファミリ ペリフェラルマニュアル 通信マクロ編(MN709-00004)』の『CHAPTER 7-2: 2 I S(Inter-IC Sound bus)インタフェース』を参照してください。 March 20, 2015, S6E2C1-E_DS709-00045-1v0-J CONFIDENTIAL 171 D a t a S h e e t f MCYC tMHW I2SCK (CPOL=0) tMLW I2SCK (CPOL=1) tDFS I2SWS (FSPH=0, FSLN=0) tDFS tDFS tDFS I2SWS (FSPH=1, FSLN=0) tDFS tDFS I2SWS (FSPH=0, FSLN=1) tDFS tDFS I2SWS (FSPH=1, FSLN=1) tDDO I2SDO tSDI tHDI tSDI tHDI I2SDI (SMPL=0) tSDI tHDI I2SDI (SMPL=1) ＜注意事項＞ − CPOL, FSPH, FSLIN, SMPL は『FM4 ファミリ ペリフェラルマニュアル 通信マクロ編 2 (MN709-00004)』の『CHAPTER 7-2: I S(Inter-IC Sound bus)インタフェース』を参照してくださ い。 I2SDI 0. 8×VCC 0. 8×VCC 0.2×V CC tFI 172 CONFIDENTIAL 0. 8×VCC 0.2×V CC tRI S6E2C1-E_DS709-00045-1v0-J, March 20, 2015 D a t a S h e e t スレーブモードタイミング (VCC = 2.7V～5.5V, VSS = 0V) 項目 入力周波数 入力クロックパルス幅 I2SWS→I2SCK セットアップ時間 I2SWS→I2SCK ホールド時間 I2SCK↑→I2SDO 記号 端子名 条件 fSCYC tSHW tSLW I2SCK - I2SCK - tSFI I2SCK, I2SWS tHFI I2SCK, I2SWS 単位 最大 - 12.288 MHz 45 55 % 45 55 % - 8 - ns - 0 - ns - 0 32 ns - 0 32 ns - 8 - ns - 0 - ns I2SCK, - - 5 ns I2SWS,I2SDI - - 5 ns tDDO 遅延時間*1 規格値 最小 備考 I2SCK, I2SDO I2SCK↑→I2SDO tDFB1 遅延時間*2 I2SDI→I2SCK↓ tSDI セットアップ時間 I2SCK, I2SDI I2SDI→I2SCK↓ tHDI ホールド時間 入力信号立上り時間 入力信号立下り時間 tFI tFI *1: 送信フレームの最初のビットを除く *2: FSPH レジスタ”1”時 ＜注意事項＞ − 外部負荷容量 CL = 20 pF − I2SWS=48 kHz, I2MCLK=256 × I2SWS 時。 フレーム同期信号(I2SWS)は、48 kHz, 32 kHz, 16 kHz を設定可能です。 詳細は、 『FM4 ファミリ ペリフェラルマニュアル 通信マクロ編(MN709-00004)』の『CHAPTER 7-2: 2 I S(Inter-IC Sound bus)インタフェース』を参照してください。 March 20, 2015, S6E2C1-E_DS709-00045-1v0-J CONFIDENTIAL 173 D a t a S h e e t f SCYC tSHW I2SCK (CPOL=0) tSLW I2SCK (CPOL=1) tSFI tHFI I2SWS (FSPH=0, FSLN=0) tSFI tHFI I2SWS (FSPH=1, FSLN=0) tSFI I2SWS (FSPH=0, FSLN=1) tSFI I2SWS (FSPH=1, FSLN=1) t DDO t DFB1 1 I2SDO tSDI tHDI tSDI tHDI I2SDI (SMPL=0) tSDI tHDI I2SDI (SMPL=1) ＜注意事項＞ − FSPH, FSLN, SMPL は『FM4 ファミリ ペリフェラルマニュアル 通信マクロ編(MN709-00004)』 の『CHAPTER 7-2: I2S(Inter-IC Sound bus)インタフェース』を参照してください。 − I2SCK 入力は CNTREG レジスタの CPOL ビットにより極性を選択可能です。 I2SCK I2SWS I2SDI 0. 8×VCC 0. 8×VCC 0.2×V CC tFI 174 CONFIDENTIAL 0. 8×VCC 0.2×V CC tRI S6E2C1-E_DS709-00045-1v0-J, March 20, 2015 D a t a S h e e t I2SMCLK 入力規格 (VCC = 2.7V～5.5V, VSS = 0V) 項目 入力周波数 入力クロック 周期 入力クロック パルス幅 入力クロック 立上り，立下り時間 記号 端子名 条件 fCHS I2SMCK tCYLHS - - - tCFS tCRS - 規格値 単位 備考 最小 最大 - - 25 MHz - 40 - ns 45 55 % 外部クロック時 - 5 ns 外部クロック時 PWHS/tCYLHS PWLS/tCYLHS - tCYLHS 0.8×VCC I2SMCLK 0.8×VCC 0.8×VCC 0.2×VCC PWHS 0.2×VCC PWLS tCFS tCRS I2SMCLK 出力規格 (VCC = 2.7V～5.5V, VSS = 0V) 項目 出力周波数 記号 端子名 条件 fCHS I2SMCK - March 20, 2015, S6E2C1-E_DS709-00045-1v0-J CONFIDENTIAL 規格値 最小 最大 - 12.288 単位 備考 MHz 175 D a t a S h e e t 14.4.20 High-Speed Quad SPI タイミング (VCC = 2.7V～3.6V, VSS = 0V) 項目 記号 端子名 条件 CL=15 pF, シリアルクロック tSCYCM 周波数 Q_SCK_0 VCC=3.0 V～3.6 V CL=30 pF 規格値 単位 備考 66 MHz *1 - 50 MHz *2 1.5×tSCYCM - 5 - ns tSCYCM - 5 - ns tSCYCM - ns 1.5×tSCYCM - ns 0 5 ns 0 5 最小 最大 - 有効 CS→ CLK スタート時間 tOSLSK02 (mode0/mode2) 有効 CS→ Q_SCK_0, CLK スタート時間 tOSLSK13 (mode1/mode3) Q_CS0_0, Q_CS1_0, CLK 最後→ 無効 CS 時間(mode0/mode2) CLK 最後→ 無効 CS 時間(mode1/mode3) tOSKSL02 CL=30 pF Q_CS2_0 tOSKSL13 CL=15 pF, SIO データ出力時間 tOSDAT Q_SCK_0, Q_IO0_0, Q_IO1_0, SIO セットアップ tDSSET Q_IO2_0, VCC=3.0 V～3.6 V CL=30 pF CL=30 pF Q_IO3_0 SIO ホールド tSDHOLD CL=30 pF 3 - 10 - 0.5×tSCYCM - ns *1 *2 ns *1: 『RTM=1 かつ mode=0,1,3』時 *2: 『RTM=1 かつ mode=2』または『RTM=0 かつ mode=0,1,2,3』時 ＜注意事項＞ − RTM, mode の詳細は、 『FM4 ファミリ ペリフェラルマニュアル 通信マクロ編(MN709-00004)』の 『CHAPTER 8-3: High-Speed Quad SPI controller』を参照してください。 − High-Speed Quad SPI 使用時は、I/O 端子を PDSR レジスタにて VCC=3V の駆動能力に設定してく ださい。詳細は『FM4 ファミリ ペリフェラルマニュアル 本編(MN709-00001)』の『CHAPTER 12: I/O ポート』を参照してください。 176 CONFIDENTIAL S6E2C1-E_DS709-00045-1v0-J, March 20, 2015 D a t a S h e e t Q_CS0, Q_CS1, Q_CS2 tSCYCM mode0 mode2 tOSLSK02 Q_SCK tOSKSL02 mode1 mode3 tOSKSL13 tOSLSK13 input Q_IO0, Q_IO1, Q_IO2, Q_IO3 tDSSET tSDHOLD output tOSDAT March 20, 2015, S6E2C1-E_DS709-00045-1v0-J CONFIDENTIAL 177 D a t a S h e e t 14.5 12 ビット A/D コンバータ A/D コンバータ電気的特性 (VCC = AVCC = 2.7V～5.5V, VSS = AVSS = AVRL = 0V) 項目 分解能 積分直線性誤差 微分直線性誤差 ゼロトランジション電圧 フルスケール トランジション電圧 記号 端子名 VZT VFST 最大 - - - 12 bit - - 4.5 - + 4.5 LSB - - 2.5 - + 2.5 LSB ANxx ANxx - - サンプリング時間 *2 tS - tCCK - tSTT - - AVCC 周期*3 動作許可状態遷移 時間 電源電流 (アナログ+デジタル) 基準電源電流(AVRH～ AVSS 間) アナログ入力容量 アナログ入力抵抗 チャネル間ばらつき アナログポート 入力リーク電流 アナログ入力電圧 基準電圧 CAIN 単位 標準 変換時間 コンペアクロック 規格値 最小 - 15 - + 15 mV AVRH – 15 - AVRH + 15 mV AVCC - 15 - AVCC + 15 mV *1 - - μs 0.15 - 0.3 - 10 μs 25 - 0.5 1000 AVCC < 4.5 V - - 1.0 μs - 0.69 0.92 mA A/D 1unit 動作時 - 1.3 22 μA A/D 停止時 - 1.1 1.97 mA - 0.3 6.3 μA - - 12.05 pF 1.2 kΩ - - - - - 4 LSB - ANxx - - 5 μA - ANxx AVSS - AVRH V AVSS - AVCC V 4.5 - AVCC 2.7 - AVCC AVSS - AVSS AVRL AVCC < 4.5 V - - - AVCC≧4.5 V 50 - AVRH AVCC≧4.5 V ns RAIN - AVRH=2.7 V～5.5 V AVCC≧4.5 V 1000 AVRH - 備考 1.8 V A/D 1unit 動作時 AVRH=5.5 V A/D 停止時 AVCC≧4.5 V AVCC < 4.5 V tcck ＜ 50 ns tcck ≧ 50 ns V *1: 変換時間は「サンプリング時間(tS) ＋ コンペア時間(tC)」の値です。 最小変換時間の条件は、サンプリング時間: 150 ns、コンペア時間: 350 ns (AVCC≧4.5 V)の値で す。 必ずサンプリング時間(tS)、コンペアクロック周期(tCCK)の規格を満足するようにしてください。 サンプリング時間、コンペアクロック周期の設定については、 『FM4 ファミリ ペリフェラル マニュアル アナログマクロ編(MN709-00003)』の『CHAPTER 1-1: A/D コンバータ』の章を参 照してください。 A/D コンバータのレジスタの設定は APB バスクロックのタイミングで反映されます。 A/D コンバータが接続されている APB バス信号については「10 ブロックダイヤグラム」を参 照してください。 サンプリングクロックおよびコンペアクロックはベースクロック(HCLK)にて生成されます。 *2: 外部インピーダンスにより必要なサンプリング時間は変わります。 必ず(式 1)を満たすようにサンプリング時間を設定してください。 *3: コンペア時間(tC)は(式 2)の値です。 178 CONFIDENTIAL S6E2C1-E_DS709-00045-1v0-J, March 20, 2015 D a t a S h e e t ANxx アナログ入力端子 Rext コンパレータ RAIN Rin アナログ 信号発生源 CAIN Cin (式 1) tS ≧ ( RAIN + Rext ) × CAIN × 9 tS : RAIN: CAIN: Rext: サンプリング時間 A/D コンバータの入力抵抗 = 1.2 kΩ 4.5 V ≦ AVCC ≦ 5.5 V の場合 A/D コンバータの入力抵抗 = 1.8 kΩ 2.7 V ≦ AVCC < 4.5 V の場合 A/D コンバータの入力容量 = 12.05pF 2.7 V ≦ AVCC ≦ 5.5 V の場合 外部回路の出力インピーダンス (式 2) tC＝tCCK × 14 tC: tCCK: コンペア時間 コンペアクロック周期 March 20, 2015, S6E2C1-E_DS709-00045-1v0-J CONFIDENTIAL 179 D a t a S h e e t 12 ビット A/D コンバータの用語の定義  分解能:  積分直線性誤差:  微分直線性誤差: A/D コンバータにより識別可能なアナログ変化 ゼロトランジション点(0b000000000000 ←→ 0b000000000001)とフルスケールトラン ジション点(0b111111111110 ←→ 0b111111111111)を結んだ直線と実際の変換特性との 偏差 出力コードを 1LSB 変化させるのに必要な入力電圧の理想値からの偏差 積分直線性誤差 0xFFF 微分直線性誤差 実際の変換特性 0xFFE 0x(N+1) 実際の変換特性 {1 LSB(N-1) + VZT} 0xFFD VFST 理想特性 VNT 0x004 (実測値) 0x003 実際の変換特性 0xN デジタル出力 デジタル出力 (実測値) V(N+1)T 0x(N-1) (実測値) 0x002 VNT 理想特性 (実測値) 0x(N-2) 0x001 実際の変換特性 VZT (実測値) 1 AVSS AVRH* 1 AVSS AVRH* アナログ入力 アナログ入力 *1: 32 pin 製品では AVCC となります。 デジタル出力 N の積分直線性誤差 = デジタル出力 N の微分直線性誤差 = 1LSB = V(N + 1) T - VNT 1LSB [LSB] - 1 [LSB] 4094 A/D コンバータデジタル出力値 VZT: デジタル出力が 0x000 から 0x001 に遷移する電圧 VFST: デジタル出力が 0xFFE から 0xFFF に遷移する電圧 VNT: デジタル出力が 0x (N - 1)から 0xN に遷移する電圧 CONFIDENTIAL 1LSB VFST – VZT N: 180 VNT - {1LSB × (N - 1) + VZT} S6E2C1-E_DS709-00045-1v0-J, March 20, 2015 D a t a S h e e t 14.6 12 ビット D/A コンバータ D/A 変換部電気的特性 (VCC = AVCC = 2.7V～5.5V, VSS = AVSS = 0V) 項目 分解能 変換時間 積分直線性誤差* 微分直線性誤差* 出力電圧オフセット アナログ出力 インピーダンス 電源電流* 記号 端子名 規格値 単位 備考 最小 標準 最大 - - - 12 bit tC20 tC100 INL DNL 0.56 0.69 0.81 μs 負荷 20 pF 2.79 3.42 4.06 μs 負荷 100 pF DAx VOFF RO IDDA AVCC IDSA - 16 - + 16 LSB - 0.98 - + 1.5 LSB - - + 10 mV 0x000 設定時 - 20.0 - + 1.4 mV 0xFFF 設定時 3.10 3.80 4.50 kΩ D/A 動作時 2.0 - - MΩ D/A 停止時 260 330 410 μs 400 510 620 μs - - 14 μs D/A 1ch.動作時 AVCC=3.3 V D/A 1ch.動作時 AVCC=5.0 V D/A 停止時 *: 無負荷時 March 20, 2015, S6E2C1-E_DS709-00045-1v0-J CONFIDENTIAL 181 D a t a S h e e t 14.7 低電圧検出特性 14.7.1 項目 低電圧検出リセット 記号 条件 検出電圧 VDL 解除電圧 VDH 14.7.2 項目 規格値 単位 備考 最小 標準 最大 - 2.46 2.55 2.64 V 電圧降下時 - 2.51 2.60 2.69 V 電圧上昇時 低電圧検出割込み 記号 検出電圧 VDL 解除電圧 VDH 検出電圧 VDL 解除電圧 VDH 検出電圧 VDL 解除電圧 VDH 検出電圧 VDL 解除電圧 VDH 検出電圧 VDL 解除電圧 VDH 検出電圧 VDL 解除電圧 VDH 検出電圧 VDL 解除電圧 VDH 検出電圧 VDL 解除電圧 VDH LVD 安定待ち時間 tLVDW 条件 SVHI = 00111 SVHI = 00100 SVHI = 01100 SVHI = 01111 SVHI = 01110 SVHI = 01001 SVHI = 01000 SVHI = 11000 - 規格値 単位 備考 最小 標準 最大 2.80 2.90 3.00 V 電圧降下時 2.90 3.00 3.11 V 電圧上昇時 2.99 3.10 3.21 V 電圧降下時 3.09 3.20 3.31 V 電圧上昇時 3.18 3.30 3.42 V 電圧降下時 3.28 3.40 3.52 V 電圧上昇時 3.67 3.80 3.93 V 電圧降下時 3.76 3.90 4.04 V 電圧上昇時 3.76 3.90 4.04 V 電圧降下時 3.86 4.00 4.14 V 電圧上昇時 4.05 4.20 4.35 V 電圧降下時 4.15 4.30 4.45 V 電圧上昇時 4.15 4.30 4.45 V 電圧降下時 4.25 4.40 4.55 V 電圧上昇時 4.25 4.40 4.55 V 電圧降下時 4.34 4.50 4.66 V 電圧上昇時 - - 6000× tCYCP* μs *: tCYCP は APB2 バスクロックのサイクル時間です。 182 CONFIDENTIAL S6E2C1-E_DS709-00045-1v0-J, March 20, 2015 D a t a S h e e t 14.8 スタンバイ復帰時間 復帰要因：割込み/WKUP 14.8.1 内部回路の復帰要因受付からプログラム動作開始までの時間を示します。 復帰カウント時間 (VCC = 2.7V～5.5V, VSS = 0V) 項目 規格値 記号 標準 スリープモード 最大* 単位 備考 μs HCLK×1 高速 CR タイマモード, 40 80 μs 低速 CR タイマモード 450 900 μs サブタイマモード 896 1136 μs 316 581 μs 270 540 μs 365 667 μs RAM 保持なし 365 667 μs RAM 保持あり メインタイマモード, PLL タイマモード RTC モード, tICNT ストップモード (メイン/高速 CR/PLL ランモード復帰) RTC モード, ストップモード (サブ/低速 CR ランモード復帰) ディープスタンバイ RTC モード ディープスタンバイストップモード *: 規格値の最大値は内蔵 CR の精度に依存します。 スタンバイ復帰動作例(外部割込み復帰時*) Ext.INT Interrupt factor accept Active tICNT CPU Operation Interrupt factor clear by CPU Start *: 外部割込みは立下りエッジ検出設定時 March 20, 2015, S6E2C1-E_DS709-00045-1v0-J CONFIDENTIAL 183 D a t a S h e e t スタンバイ復帰動作例(内部リソース割込み復帰時*) Internal Resource INT Interrupt factor accept Active tICNT Interrupt factor clear by CPU CPU Operation Start *: 低消費電力モードのとき、内部リソースからの割込みは復帰要因に含まれません。 ＜注意事項＞ − 復帰要因は低消費電力モードごとに異なります。 各低消費電力モードからの復帰要因は、『FM4 ファミリ ペリフェラルマニュアル 本編 (MN709-00001)』の『CHAPTER 6: 低消費電力モード』のスタンバイモード動作説明を参照してく ださい。 − 割込み復帰時、CPU が復帰する動作モードは低消費電力モード遷移前の状態に依存します。詳細は 『FM4 ファミリ ペリフェラルマニュアル 本編(MN709-00001)』の『CHAPTER 6: 低消費電力 モード』を参照してください。 184 CONFIDENTIAL S6E2C1-E_DS709-00045-1v0-J, March 20, 2015 D a t a S h e e t 復帰要因：リセット 14.8.2 リセット解除からプログラム動作開始までの時間を示します。 復帰カウント時間 (VCC = 2.7V～5.5V, VSS = 0V) 項目 記号 規格値 単位 備考 標準 最大* 155 266 μs 155 266 μs 315 567 μs 315 567 μs 315 567 μs ディープスタンバイ RTC モード 336 667 μs RAM 保持なし ディープスタンバイストップモード 336 667 μs RAM 保持あり スリープモード 高速 CR タイマモード, メインタイマモード, PLL タイマモード 低速 CR タイマモード tRCNT サブタイマモード RTC モード, ストップモード *: 規格値の最大値は内蔵 CR の精度に依存します。 スタンバイ復帰動作例(INITX 復帰時) INITX Internal RST RST Active Release tRCNT CPU Operation March 20, 2015, S6E2C1-E_DS709-00045-1v0-J CONFIDENTIAL Start 185 D a t a S h e e t スタンバイ復帰動作例(内部リソースリセット復帰時*) Internal Resource RST Internal RST RST Active Release tRCNT CPU Operation Start *: 低消費電力モードのとき、内部リソースからのリセット発行は復帰要因に含まれません。 ＜注意事項＞ − 復帰要因は低消費電力モードごとに異なります。 各低消費電力モードからの復帰要因は、『FM4 ファミリ ペリフェラルマニュアル 本編 (MN709-00001)』の『CHAPTER 6: 低消費電力モード』のスタンバイモード動作説明を参照してく ださい。 − 割込み復帰時、CPU が復帰する動作モードは低消費電力モード遷移前の状態に依存します。詳細 は『FM4 ファミリ ペリフェラルマニュアル 本編(MN709-00001)』の『CHAPTER 6: 低消費電力 モード』を参照してください。 − パワーオンリセット/低電圧検出リセット時は、復帰要因には含まれません。パワーオンリセット/ 低電圧検出リセット時は、「14.4.8 パワーオンリセットタイミング」を参照してください。 − リセットからの復帰時、CPU は高速 CR ランモードに遷移します。 メインクロックや PLL クロックを使用する場合、追加でメインクロック発振安定待ち時間や、 メイン PLL クロックの安定待ち時間が必要になります。 − 内部リソースリセットとは、ウォッチドッグリセット, CSV リセットを指します。 186 CONFIDENTIAL S6E2C1-E_DS709-00045-1v0-J, March 20, 2015 D a t a S h e e t 15. オーダ型格 Part Number Flash RAM Crypto Voice S6E2C10H2AGV20000 - 256 KB Yes N/A S6E2C10J2AGV20000 - 256 KB Yes N/A S6E2C10J2AGB10000 - 256 KB Yes N/A S6E2C10L2AGL20000 - March 20, 2015, S6E2C1-E_DS709-00045-1v0-J CONFIDENTIAL 256 KB Yes N/A Package Plastic LQFP (0.5 mm pitch), 144 pin (FPT-144P-M08) Plastic LQFP (0.5 mm pitch), 176 pin (FPT-176P-M07) Plastic FBGA (0.8 mm pitch), 192 pin (LBE192) Plastic LQFP (0.4 mm pitch), 216 pin (FPT-216P-M01) 187 D a t a S h e e t 16. パッケージ・外形寸法図 プラスチック・LQFP, 144ピン (FPT-144P-M08) プラスチック・LQFP, 144ピン （FPT-144P-M08） リードピッチ 0.50 mm パッケージ幅× パッケージ長さ 20.0 × 20.0 mm リード形状 ガルウィング 封止方法 プラスチックモールド 取付け高さ 1.70 mm MAX 質量 1.20 g コード（参考） P-LFQFP144-20×20-0.50 注1）*印寸法はレジン残りを含まず。レジン残りは、片側+0.25(.010)MAX 注2）端子幅および端子厚さはメッキ厚を含む。 注3）端子幅はタイバ切断残りを含まず。 22.00±0.20(.866±.008)SQ * 20.00±0.10(.787±.004)SQ 108 0.145±0.055 (.006±.002) 73 109 72 0.08(.003) Details of "A" part +0.20 1.50 –0.10 +.008 (Mounting height) .059 –.004 0°~8° INDEX 144 37 "A" LEAD No. 1 36 0.50(.020) C 0.22±0.05 (.009±.002) 0.08(.003) CONFIDENTIAL 0.25(.010) M 2003-2010 FUJITSU SEMICONDUCTOR LIMITED F144019S-c-4-8 188 0.50±0.20 (.020±.008) 0.60±0.15 (.024±.006) 0.10±0.10 (.004±.004) (Stand off) 単位：mm（inches） 注意：括弧内の値は参考値です。 S6E2C1-E_DS709-00045-1v0-J, March 20, 2015 D a t a S h e e t プラスチック・LQFP, 176ピン リードピッチ 0.50 mm パッケージ幅× パッケージ長さ 24.0 × 24.0 mm リード形状 ガルウィング 封止方法 プラスチックモールド 取付け高さ 1.70 mm MAX コード（参考） P-LQFP-0176-2424-0.50 (FPT-176P-M07) プラスチック・LQFP, 176ピン （FPT-176P-M07） 26.00±0.20(1.024±.008)SQ 注1）*印寸法はレジン残りを含まず。レジン残りは片側+0.25(.010)MAX 注2）端子幅および端子厚さはメッキ厚を含む。 注3）端子幅はタイバ切断残りを含まず。 *24.00±0.10(.945±.004)SQ 132 0.145±0.055 (.006±.002) 89 133 88 0.08(.003) Details of "A" part +0.20 1.50 –0.10 +.008 (Mounting height) .059 –.004 0.10±0.10 (.004±.004) (Stand off) 0°~8° INDEX 176 LEAD No. 45 1 44 0.50(.020) C 0.22±0.05 (.009±.002) 2004-2010 FUJITSU SEMICONDUCTOR LIMITED F176013S-c-1-3 March 20, 2015, S6E2C1-E_DS709-00045-1v0-J CONFIDENTIAL "A" 0.50±0.20 (.020±.008) 0.60±0.15 (.024±.006) 0.25(.010) 0.08(.003) M 単位：mm（inches） 注意：括弧内の値は参考値です。 189 D a t a S h e e t プラスチック・LQFP, 216ピン リードピッチ 0.40 mm パッケージ幅× パッケージ長さ 24.0 × 24.0 mm リード形状 ガルウィング 封止方法 プラスチックモールド 取付け高さ 1.70 mm MAX コード（参考） P-LFQFP216-24×24-0.40 (FPT-216P-M01) プラスチック・LQFP, 216ピン （FPT-216P-M01） 注1）*印寸法はレジン残りを含まず。 注2）端子幅および端子厚さはメッキ厚を含む。 注3）端子幅はタイバ切断残りを含まず。 26.00±0.20(1.024±.008)SQ * 24.00±0.10(.945±.004)SQ 162 109 108 163 Details of "A" part +0.20 0.08(.003) 1.50 –0.10 +.008 .059 –.004 (Mounting height) 0.25(.010) 0~8° INDEX 216 0.60±0.15 (.024±.006) 55 "A" LEAD No. 1 54 0.40(.016) C 0.18±0.05 (.007±.002) 2003-2010 FUJITSU SEMICONDUCTOR LIMITED F216001S-c-2-4 190 CONFIDENTIAL 0.07(.003) M 0.10±0.05 (.004±.002) (Stand off) 0.145±0.055 (.006± .002) 単位：mm（inches） 注意：括弧内の値は参考値です。 S6E2C1-E_DS709-00045-1v0-J, March 20, 2015 D a t a S h e e t Package Type Package Code PFBGA 192 LBE 192 PACKAGE NOTES: LBE 192 JEDEC N/A DXE 12.00mm X 12.00mm PACKAGE SYMBOL MIN. NOM. MAX. A --- --- 1.45 A1 0.25 --- --- SYMBOL “MD” IS THE BALL MATRIX SIZE IN THE “D” DIRECTION. SYMBOL “ME” IS THE BALL MATRIX SIZE IN THE “E” DIRECTION. n IS THE NUMBER OF POPULATED SOLDER BALL POSITIONS FOR MATRIX SIZE MD X ME. 6 DIMENSION “b” IS MEASURED AT THE MAXIMUM BALL DIAMETER IN A PLANE PARALLEL TO DATUM C. 7 SD AND SE ARE MEASURED WITH RESPECT TO DATUMS A AND B AND DEFINE THE POSITION OF THE CENTER SOLDER BALL IN THE OUTER ROW. WHEN THERE IS AN ODD NUMBER OF SOLDER BALLS IN THE OUTER ROW SD OR SE = 0 WHEN THERE IS AN EVEN NUMBER OF SOLDER BALLS IN THE OUTER ROW SD OR SE = e/2 8 A1 CORNER TO BE IDENTIFIED BY CHAMFER, LASER OR INK MARK, METALLIZED MARK INDENTATION OR OTHER MEANS. 9. “+” INDICATES THE THEORETICAL CENTER OF DEPOPULATED BALLS. BODY SIZE BODY SIZE D1 10.40 BSC MATRIX FOOTPRINT E1 10.40 BSC MATRIX FOOTPRINT MD 14 MATRIX SIZE D DIRECTION ME 14 MATRIX SIZE E DIRECTION --- BALL COUNT 0.55 BALL DIAMETER eE 0.80 BSC BALL PITCH eD 0.80 BSC BALL PITCH 0.00 BSC SOLDER BALL PLACEMENT SE A1, A14, P1, P14 BALL POSITION DESIGNATION PER JEP 95, SECTION 3, SPP-010. 5. 12.00 BSC 192 3. BALL HEIGHT 12.00 BSC 0.35 2. DIMENSIONING AND TOLERANCING METHODS PER ASME Y14.5-2009. THIS OUTLINE CONFORMS TO JEP 95, SECTION 4.5. ALL DIMENSIONS ARE IN MILLIMETERS. 4. E n 1. PROFILE D Ob SD NOTE DEPOPULATED SOLDER BALLS LOCATIONS 10 e REPRESENTS THE SOLDER BALL GRID PITCH. INDEX MARK IS OPTIONAL. gs5036-1-lbe192 / 6.16.14 March 20, 2015, S6E2C1-E_DS709-00045-1v0-J CONFIDENTIAL 191 D a t a S h e e t 17. 主な変更内容 ページ 場所 変更箇所 Revision 1.0 - 192 CONFIDENTIAL - Initial release S6E2C1-E_DS709-00045-1v0-J, March 20, 2015 D a t a S h e e t March 20, 2015, S6E2C1-E_DS709-00045-1v0-J CONFIDENTIAL 193 D a t a S h e e t 194 CONFIDENTIAL S6E2C1-E_DS709-00045-1v0-J, March 20, 2015 D a t a S h e e t March 20, 2015, S6E2C1-E_DS709-00045-1v0-J CONFIDENTIAL 195 D a t a S h e e t 免責事項 本資料に記載された製品は、通常の産業用, 一般事務用, パーソナル用, 家庭用などの一般的用途 (ただし、用途の限定はあ りません) に使用されることを意図して設計・製造されています。(1) 極めて高度な安全性が要求され、仮に当該安全性が 確保されない場合、社会的に重大な影響を与えかつ直接生命・身体に対する重大な危険性を伴う用途 (原子力施設における 核反応制御, 航空機自動飛行制御, 航空交通管制, 大量輸送システムにおける運行制御, 生命維持のための医療機器, 兵器シ ステムにおけるミサイル発射制御等をいう) 、ならびに(2) 極めて高い信頼性が要求される用途 (海底中継器, 宇宙衛星等を いう) に使用されるよう設計・製造されたものではありません。上記の製品の使用法によって惹起されたいかなる請求また は損害についても、Spansion は、お客様または第三者、あるいはその両方に対して責任を一切負いません。半導体デバイス はある確率で故障が発生します。当社半導体デバイスが故障しても、結果的に人身事故, 火災事故, 社会的な損害を生じさ せないよう、お客様において、装置の冗長設計, 延焼対策設計, 過電流防止対策設計, 誤動作防止設計などの安全設計をお願 いします。本資料に記載された製品が、外国為替及び外国貿易法、米国輸出管理関連法規などの規制に基づき規制されてい る製品または技術に該当する場合には、本製品の輸出に際して、同法に基づく許可が必要となります。 商標および注記 このドキュメントは、断りなく変更される場合があります。本資料には Spansion が開発中の Spansion 製品に関する情報が 記載されている場合があります。Spansion は、それらの製品に対し、予告なしに仕様を変更したり、開発を中止したりする 権利を有します。このドキュメントに含まれる情報は、現状のまま、保証なしに提供されるものであり、その正確性, 完全 性, 実施可能性および特定の目的に対する適合性やその市場性および他者の権利を侵害しない事を保証するものでなく、ま た、明示, 黙示または法定されているあらゆる保証をするものでもありません。Spansion は、このドキュメントに含まれる 情報を使用することにより発生したいかなる損害に対しても責任を一切負いません。 Copyright © 2015 Cypress All rights reserved. 商標：Spansion®, Spansion ロゴ (図形マーク), MirrorBit®, MirrorBit® Eclipse™, ORNAND™, Easy DesignSim™, Traveo™及びこれら の組合せは、米国・日本ほか諸外国における Spansion LLC の商標です。第三者の社名・製品名等の記載はここでは情報提 供を目的として表記したものであり、各権利者の商標もしくは登録商標となっている場合があります。 196 CONFIDENTIAL S6E2C1-E_DS709-00045-1v0-J, March 20, 2015