Datasheet For Vl374s6553

Transcript

Product Specification 512MB 64MX72 ECC SDRAM PC100/PC133 DIMM General Information Revision: 1.2 VL374S6553-GLS 512MB 64Mx72 ECC SDRAM PC100/PC133 DIMM Description: The VL 374S6553 is a 64M x 72 Synchronous Dynamic RAM high density memory module. This memory module consists of eighteen CMOS 32Mx8 bits with 4 banks Synchronous DRAMs in TSOP-II 400 mil packages and a 2K EEPROM in 8-pin TSSOP package. This module is a 168-pin Dual In-line Memory Module and is intended for mounting into a connector socket. Decoupling capacitors are mounted on the printed circuit board for each SDRAM. Features: Pin Names: • • • • • • • • • • • • Pin Name Function A0-A12 BA0,BA1 DQ0-DQ63 CB0-CB7 CLK0-CLK3 CKE0-CKE1 /CS0-/CS3 /RAS /CAS /WE DQM0-7 VDD V SS NC DU Address Input Select Bank Data Input/output Check bits for ECC Clock Input Clock Enable Input Chip Select Input Row Address Strobe Column Address Strobe Write Enable DQM Power supply (3.3V) Ground No connection Don't Use Unbuffered 8 byte SDRAM 168pin DIMM High Speed - 100MHz CL3 Burst Mode Operation Auto & Self refresh Capability (8192 Cycles/64ms) LVTTL compatible inputs and outputs Single 3.3V ±0.3 V power supply 13/10/2 Addressing (Row/Column/Bank) MRS cycle with address key programs EPROM Serial presence Detect Gold (Au) contacts Lead-free/RoHS compliant PCB height: 1158 (mil) , single sided component Ordering Infomation: VL374S6553-GLS 64MX72 100MHz @ CL3 Add brand option suffix to the Virtium Part Number: S = Samsung Virtium Technology, Inc. 51 Parker Irvine, CA 92618 Tel: 949-460-0020 Fax: 949-460-0025 Page 1 of 8 Product Specification 512MB 64MX72 ECC SDRAM PC100/PC133 DIMM Pin Configuration Pin Number 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 Front Side VSS DQ0 DQ1 DQ2 DQ3 V DD DQ4 DQ5 DQ6 DQ7 DQ8 VSS DQ9 DQ10 DQ11 DQ12 DQ13 V DD DQ14 DQ15 CB0 CB1 VSS NC NC V DD /WE DQM0 DQM1 /CS0 DU VSS A0 A2 A4 A6 A8 A10/AP BA1 V DD V DD CLK0 Pin Number 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 Revision: 1.2 VL374S6553-GLS Front Side VSS DU /CS2 DQM2 DQM3 DU V DD NC NC CB2 CB3 VSS DQ16 DQ17 DQ18 DQ19 V DD DQ20 NC NC CKE1 VSS DQ21 DQ22 DQ23 VSS DQ24 DQ25 DQ26 DQ27 V DD DQ28 DQ29 DQ30 DQ31 VSS CLK2 NC N/C SDA SCL V DD Pin Number 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 101 102 103 104 105 106 107 108 109 110 111 112 113 114 115 116 117 118 119 120 121 122 123 124 125 126 Back Side VSS DQ32 DQ33 DQ34 DQ35 V DD DQ36 DQ37 DQ38 DQ39 DQ40 VSS DQ41 DQ42 DQ43 DQ44 DQ45 V DD DQ46 DQ47 CB4 CB5 VSS NC NC V DD /CAS DQM4 DQM5 /CS1 /RAS VSS A1 A3 A5 A7 A9 BA0 A11 V DD CLK1 A12 Pin Number 127 128 129 130 131 132 133 134 135 136 137 138 139 140 141 142 143 144 145 146 147 148 149 150 151 152 153 154 155 156 157 158 159 160 161 162 163 164 165 166 167 168 Back Side VSS CKE0 /CS3 DQM6 DQM7 NC V DD NC NC CB6 CB7 VSS DQ48 DQ49 DQ50 DQ51 V DD DQ52 NC NC NC VSS DQ53 DQ54 DQ55 VSS DQ56 DQ57 DQ58 DQ59 V DD DQ60 DQ61 DQ62 DQ63 VSS CLK3 NC SA0 SA1 SA2 V DD Virtium Technology, Inc. 51 Parker Irvine, CA 92618 Tel: 949-460-0020 Fax: 949-460-0025 Page 2 of 8 Product Specification 512MB 64MX72 ECC SDRAM PC100/PC133 DIMM Functional Block Diagram CS1 CS0 DQM0 • DQ0 DQ1 DQ2 DQ3 DQ4 DQ5 DQ6 DQ7 DQ0 DQ1 DQ2 DQ3 DQ4 DQ5 DQ6 DQ7 DQM1 CS U0 VL374S6553-GLS • • DQM DQM4 DQM DQ0 DQ1 DQ2 DQ3 DQ4 DQ5 DQ6 DQ7 DQ32 DQ33 DQ34 DQ35 DQ36 DQ37 DQ38 DQ39 U9 DQM5 DQ0 DQ1 DQ2 DQ3 DQ4 DQ5 DQ6 DQ7 DQ8 DQ9 DQ10 DQ11 DQ12 DQ13 DQ14 DQ15 DQM DQ0 DQ1 DQ2 DQ3 DQ4 DQ5 DQ6 DQ7 CB0 CB1 CB2 CB3 CB4 CB5 CB6 CB7 CS3 CS2 DQM2 CS U1 CS U2 DQM DQ0 DQ1 DQ2 DQ3 DQ4 DQ5 DQ6 DQ7 DQM DQ0 DQ1 DQ2 DQ3 DQ4 DQ5 DQ6 DQ7 • DQM DQ16 DQ17 DQ18 DQ19 DQ20 DQ21 DQ22 DQ23 DQM3 DQ0 DQ1 DQ2 DQ3 DQ4 DQ5 DQ6 DQ7 DQ24 DQ25 DQ26 DQ27 DQ28 DQ29 DQ30 DQ31 DQ0 DQ1 DQ2 DQ3 DQ4 DQ5 DQ6 DQ7 • DQM CS U3 CS U4 DQ40 DQ41 DQ42 DQ43 DQ44 DQ45 DQ46 DQ47 U10 CS DQM6 DQ48 DQ49 DQ50 DQ51 DQ52 DQ53 DQ54 DQ55 DQM DQ0 DQ1 DQ2 DQ3 DQ4 DQ5 DQ6 DQ7 DQM DQ0 DQ1 DQ2 DQ3 DQ4 DQ5 DQ6 DQ7 A0 ~ An, BA0 & 1 SDRAM U0 ~ U17 RAS SDRAM U0 ~ U17 CAS SDRAM U0 ~ U17 DQM7 CS DQ56 DQ57 DQ58 DQ59 DQ60 DQ61 DQ62 DQ63 DQM CS DQ0 DQ1 DQ2 DQ3 DQ4 DQ5 DQ6 DQ7 DQ0 DQ1 DQ2 DQ3 DQ4 DQ5 DQ6 DQ7 U6 DQ0 DQ1 DQ2 DQ3 DQ4 DQ5 DQ6 DQ7 U7 Vss • • Two 0.1uF Capacitors per each SDRAM U16 DQM CS DQ0 DQ1 DQ2 DQ3 DQ4 DQ5 DQ6 DQ7 DQ0 DQ1 DQ2 DQ3 DQ4 DQ5 DQ6 DQ7 U8 CS U17 U13 Serial PD VDD SCL SDA A0 A1 A2 SA0 SA1 SA2 10KΩ • SDRAM U9 ~ U17 • 10Ω U1/U3/U0/U4 U6/U7/U5/U8 • Every DQpin of SDRAM • CS • U10/U12/U9/U13 10Ω • U15 DQM CS DQ0 DQ1 DQ2 DQ3 DQ4 DQ5 DQ6 DQ7 CLK0/1/2/3 VDD CS • SDRAM U0 ~ U8 DQn U14 CS SDRAM U0 ~ U17 CKE1 WE CKE0 CS • DQM U12 DQ0 DQ1 DQ2 DQ3 DQ4 DQ5 DQ6 DQ7 U5 DQM U11 DQM CS DQ0 DQ1 DQ2 DQ3 DQ4 DQ5 DQ6 DQ7 DQM CS • • • DQM CS • DQM Revision: 1.2 • U15/U16/U14/U17 • U2/U11 3.3pF*1 To all SDRAMs *1 : For 4 loads, CLK2 & CLK3 only. Virtium Technology, Inc. 51 Parker Irvine, CA 92618 Tel: 949-460-0020 Fax: 949-460-0025 Page 3 of 8 Product Specification Revision: 1.2 512MB 64MX72 ECC SDRAM PC100/PC133 DIMM Absolute Maximum Ratings Parameter VL374S6553-GLS Symbol Value Unit Voltage on any pin relative to Vss VIN, VOUT -1.0 ~ 4.6 V Voltage on VDD supply relative to Vss VDD, VDDQ -1.0 ~ 4.6 V TSTG -55 ~ +150 °C Power dissipation PD 18 W Short circuit current IOS 50 mA Storage temperature Note : Permanent device damage may occur if "ABSOLUTE MAXIMUM RATINGS" are exceeded. Functional operation should be restricted to recommended operating condition. Exposure to higher than recommended voltage for extended periods of time could affect device reliability. Recommended DC Operating Conditions Parameter Symbol Min Typ (TA= 0°C to +70°C) Max Unit Note VDD, VDDQ 3.0 3.3 3.6 V Input logic high voltage VIH 2.0 3.0 VDDQ+0.3 V 1 Input logic low voltage VIL -0.3 0 0.8 V 2 Output logic high voltage VOH 2.4 - - V IOH = -2mA Output logic low voltage VOL - - 0.4 V IOL = 2mA ILI -10 - 10 uA 3 Supply voltage Input leakage current Notes : 1. VIH (max) = 5.6V AC. The overshoot voltage duration is ≤ 3ns. 2. VIL (min) = -2.0V AC. The undershoot voltage duration is ≤ 3ns. 3. Any input 0V ≤ VIN ≤ VDDQ. Input leakage currents include Hi-Z output leakage for all bi-directional buffers with Tri-State outputs. Capacitance (TA=25, f=1MHz, VDD=3.3V) Pin Symbol Min Max Unit CADD 85 105 pF CIN 85 105 pF CKE (CKE0 ~ CKE1) CCKE 50 65 pF Clock (CLK0 ~ CLK3) CCLK 40 45 pF CS (CS0 ~ CS3) CCS 30 40 pF DQM (DQM0 ~ DQM7) CDQM 25 30 pF DQ (DQ0 ~ DQ63) COUT1 10 15 pF CB (CB0 ~ CB7) COUT2 10 15 pF Address (A0 ~ A12, BA0 ~ BA1) RAS, CAS, WE Virtium Technology, Inc. 51 Parker Irvine, CA 92618 Tel: 949-460-0020 Fax: 949-460-0025 Page 4 of 8 Product Specification 512MB 64MX72 ECC SDRAM PC100/PC133 DIMM DC Characteristics Parameter Revision: 1.2 VL374S6553-GLS Symbol Test Condition Version Unit Note mA 1 -GL Operating current (One bank active) Precharge standby current in power-down mode Precharge standby current in non power-down mode Active standby current in power-down mode Active standby current in non power-down mode (One bank active) ICC1 ICC2P ICC2PS ICC2N ICC2NS ICC3P ICC3PS ICC3N ICC3NS Burst length = 1 tRC ≥ tRC(min) IO = 0 mA 1170 CKE ≤ VIL(max), tCC = 10ns 36 CKE & CLK ≤ VIL(max), tCC = ∞ 36 CKE ≥ VIH(min), CS ≥ VIH(min), tCC = 10ns Input signals are changed one time during 20ns 360 CKE ≥ VIH(min), CLK ≤ VIL(max), tCC = ∞ Input signals are stable 180 CKE ≤ VIL(max), tCC = 10ns 108 CKE & CLK ≤ VIL(max), tCC = ∞ 108 CKE ≥ VIH(min), CS ≥ VIH(min), tCC = 10ns Input signals are changed one time during 20ns 540 mA CKE ≥ VIH(min), CLK ≤ VIL(max), tCC = ∞ Input signals are stable 450 mA mA mA mA Operating current (Burst mode) ICC4 IO = 0 mA Page burst 4banks Activated. tCCD = 2CLKs 1,260 mA 1 Refresh current ICC5 tRC ≥ tRC(min) 1,980 mA 2 Self refresh current ICC6 CKE ≤ 0.2V 54 mA Notes : 1. Measured with outputs open. 2. Refresh period is 64ms. Virtium Technology, Inc. 51 Parker Irvine, CA 92618 Tel: 949-460-0020 Fax: 949-460-0025 Page 5 of 8 Product Specification Revision: 1.2 512MB 64MX72 ECC SDRAM PC100/PC133 DIMM AC Operating Test Conditions (Vdd=3.3v, 0 - 70C) Parameter VL374S6553-GLS Value AC input levels (Vih/Vil) V 1.4 V tr/tf = 1/1 ns 1.4 V Input timing measurement reference level Input rise and fall time Output timing measurement reference level Output load condition Unit 2.4/0.4 See Fig. 2 3.3V Vtt = 1.4V 1200Ω 50Ω VOH (DC) = 2.4V, IOH = -2mA VOL (DC) = 0.4V, IOL = 2mA Output 870Ω Output Z0 = 50Ω 50pF 50pF (Fig. 1) DC output load circuit (Fig. 2) AC output load circuit Operating AC Parameter Parameter Version Symbol -G7 -GA -GH -GL 15 15 20 20 Unit Note ns 1 Row active to row active delay tRRD(min) RAS to CAS delay tRCD(min) 15 20 20 20 ns 1 Row precharge time tRP(min) 15 20 20 20 ns 1 Row active time tRAS(min) 45 45 50 50 ns 1 60 65 70 70 tRAS(max) Row cycle time tRC(min) 100 us ns 1 2 Last data in to row precharge tRDL(min) 2 CLK Last data in to Active delay tDAL(min) 2 CLK + tRP - Last data in to new col. address delay tCDL(min) 1 CLK 2 Last data in to burst stop tBDL(min) 1 CLK 2 Col. address to col. address delay tCCD(min) 1 CLK 3 CAS latency=3 2 ea 4 CAS latency=2 1 Number of valid output data Notes : 1. The minimum number of clock cycles is determined by dividing the minimum time required with clock cycle time and then rounding off to the next higher integer. 2. Minimum delay is required to complete write. 3. All parts allow every cycle column address change. 4. In case of row precharge interrupt, auto precharge and read burst stop. Virtium Technology, Inc. 51 Parker Irvine, CA 92618 Tel: 949-460-0020 Fax: 949-460-0025 Page 6 of 8 Product Specification 512MB 64MX72 ECC SDRAM PC100/PC133 DIMM Operating AC Parameters Parameter VL374S6553-GLS -G7 Symbol Min CLK cycle time CAS latency=3 tCC CAS latency=2 CLK to valid output delay Output data hold time CAS latency=3 7.5 tSAC CAS latency=2 CAS latency=3 -GA Max 1000 7.5 tOH CAS latency=2 Revision: 1.2 Min 7.5 -GH Max 1000 10 Min 10 -GL Max 1000 10 Min 10 Unit Note ns 1 ns 1,2 ns 2 Max 1000 12 5.4 5.4 6 6 5.4 6 6 7 3 3 3 3 3 3 3 3 CLK high pulse width tCH 2.5 2.5 3 3 ns 3 CLK low pulse width tCL 2.5 2.5 3 3 ns 3 Input setup time tSS 1.5 1.5 2 2 ns 3 Input hold time tSH 0.8 0.8 1 1 ns 3 tSLZ 1 ns 2 CLK to output in Low-Z CLK to output in Hi-Z CAS latency=3 CAS latency=2 tSHZ 1 1 1 5.4 5.4 6 6 5.4 6 6 7 ns Notes : 1. Parameters depend on programmed CAS latency. 2. If clock rising time is longer than 1ns, (tr/2-0.5)ns should be added to the parameter. 3. Assumed input rise and fall time (tr & tf) = 1ns. If tr & tf is longer than 1ns, transient time compensation should be considered, i.e., [(tr + tf)/2-1]ns should be added to the parameter. Virtium Technology, Inc. 51 Parker Irvine, CA 92618 Tel: 949-460-0020 Fax: 949-460-0025 Page 7 of 8 Product Specification 512MB 64MX72 ECC SDRAM PC100/PC133 DIMM Package Dimensions Revision: 1.2 VL374S6553-GLS Units : Inches (Millimeters) 5.250 (133.350) 5.014 (127.350) 0.118 (3.000) R 0.079 (R 2.000) 0.700 (17.780) 1.158 (29.413) 0.157 ± 0.004 (4.000 ± 0.100) 0.250 (6.350) 0.350 (8.890) .450 (11.430) C 0.100 Min (2.540 Min) B A .118DIA ± 0.004 (3.000DIA ± 0.100) 0.250 (6.350) 1.450 (36.830) 2.150 (54.61) 4.550 (115.57) (4.00 Min) 0.157 Min 0.150Max (3.81Max) 0.100 Min 0.250 (6.350 ) 0.250 (6.350 ) 0.123 ± .005 (3.125 ± .125) 0.079 ± .004 (2.000 ± .100) Detail A (2.540 Min) 0.050 ± 0.0039 (1.270 ± 0.10) 0.039 ± .002 (1.000 ± .050) 0.123 ± .005 (3.125 ± .125) 0.079 ± .004 (2.000 ± .100) Detail B 0.010Max (0.250 Max) 0.050 (1.270 ) Detail C Tolerances : ± .005(.13) unless otherwise specified Revision History: Date Rev. P ag e 09/23/2010 1.2 All C h an g es Update datasheet Virtium Technology, Inc. 51 Parker Irvine, CA 92618 Tel: 949-460-0020 Fax: 949-460-0025 Page 8 of 8